工作項目： 1、ADC design 2、DAC, TX class AB output, line driver design 3、Automotive IP development 4、Automotive project leader

工作項目： 1. 切換式電源穩壓器設計。 2. 線性穩壓器設計。 3. 充電器設計。 應徵條件： 1. 碩士以上; 電機、電機與控制、自動控制、 通訊工程、電信、電子科系為主。 2. 具 SIMO/Fast transient response/Low quiescent current/High PSRR設計經驗者尤佳。

工作項目： 投入10G/2.5G/Giga ETN及10G laser driver類比電路開發工作 應徵條件： 碩士以上;電機工程、電信工程、電控工程、電子工程相關科系畢業為主 熟悉PLL , ADC , DAC , PGA/CTLE 者尤佳

研究所以上，電子、電機、資工、相關科系畢業, 或相關工作3年以上經驗者,具下列任一條件者佳: (1) 具有 TV 色彩工程經驗. (2) 具有視訊處理相關演算法經驗或濃厚興趣者 (3) 熟色彩調整校正, 色域轉換等色彩處理經驗者 (4) 熟 DSP 與影像處理者

大學以上，電機、資訊相關系所畢，具下列任一條件者佳： (1)熟C、C++、Assembly、Linux。 (2)具網路embedded system開發經驗。 (3)對網路如Ethernet, TCP/IP, NAT, QoS, Network processor/protocols/Architecture有興趣者。 (4)對網路產品，程式設計有興趣者。

1. 配合上市公司高階主管公務及主管交代行程進行接送。 2. 積極負責處理主管工作交辦事項; 未出外勤時，協助公司及主管交辦總務相關工作。 3. 配合度佳，機動性高，時間觀念佳，工作時間長，能配合一般日常及晚間或假日用車需求。 4. 行事成熟穩健、刻苦耐勞，為人忠厚老實且秉持積極負責任的態度。 5. 於執行公務時所獲悉之公司各項相關資料及訊息須謹守保密原則。 6. 無不良嗜好，不抽菸、不喝酒及不吃檳榔。重視個人清潔衛生。 7. 維持所有座車內外之美觀與清潔、熟悉汽車基本保養維護。 8. 面試時須出具良民證、無肇事紀錄證明。 9. 履歷請檢附個人近期大頭照片。 10. 具備1年以上主管司機經驗者尤佳。

工作項目： Compiler、Toolchain 開發、維護及優化。 應徵條件： 1. Bachelor‘s degree in EE/CS or similar. 2. Familiar with Linux environment and Git. 3. Familiar with C/C++ programming language and MIPS/ARM/RISC-V assembly. 4. Experience in toolchain development: binutils, GCC, LLVM, newlib, ... etc. 5. Preferred Qualifications: (1) Deep understanding of embedded system development flow. (2) Experience in embedded system benchmarking and performance tuning.

工作項目： 1. 負責wifi產品的yield maintain & improvement 2. 負責新進製程的量產導入以及轉廠評估 3. Co-work with Foundry for CP yield improvement 4. Co-work with SD/TE for FT yield improvement. 5. 支援RMA案件的相關分析 應徵條件： 1. 熟悉半導體元件物理. 2. 熟悉相關邏輯製程參數, WAT analysis,process flow 3. 熟悉量產業務.(tape out, Job view, WAT analysis, Reliability calculation, OLT, yield analysis, RMA) 4. 有先進製程(12nm 以下FINFET製程)量產經驗者尤佳 5. 有車用電子相關經驗者尤佳 6. 良好的人際關係以及跨部門溝通能力

工作項目： 1. 影像處理。 2. Machine Learning演算法發展。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程相關科系畢業為主。 2. 熟悉 Machine Learning/DNN model development為佳。

工作項目： 1. IC RMA初判分析。 2. PCB量測/驗證。 3. PCB備料。 4. 高/低電壓、高/低溫、chamber corner實驗。 5. PCB rework焊接。 6. IC demount and reball. 7. 其他動態支援。 應徵條件： 1. 學士以上; 電子電機相關科系畢業為主。 2. 熟悉 Microsoft office.

(1)大學以上電機、電子、資工、通訊相關系所畢 (2)熟悉或對 SoC ( Memory controller, On-chip bus architecture, Re-used IP ..), Ethernet, TCP/IP, NAT, QoS, Network processor/protocols/Architecture 有興趣者

工作項目： 1. TV、STB產品軟硬體測試與驗證。 2. 測試案例及測試SOP撰寫。 3. 支援客戶端On-Side Support及Field Try測試。 應徵條件： 1. 大學以上；資訊工程、資訊科學、通訊工程相關科系畢業為主。 2. 熟悉Office、Linux作業系統。 3. 具1年以上多媒體產品、手機或PAD相關產品測試經驗。 4. 曾操作Fluke、Chroma、Shibasoku…等測試儀器者為佳。

工作項目： 負責下列工作之一 1. SoC 平台開發及產品線支援。 2. 微處理器開發。 3. 低功耗軟體平台開發。 應徵條件： 1. 碩士以上；電機、資訊科學、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL及Synthesis, Simulation, Verification 等相關 IC Design Flow. 3. 熟悉 Computer Architecture 4. 具下列經驗者尤佳: (1) On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計 (2) Embedded system軟體開發 (3) ARM CPU 與 ARM/Imagination GPU 整合 (MD1430014)

工作項目： 1. HS design verification. 2. 開發 USB3.2及 PCIe4.0 3. DV協助 HS & RFC. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、自動控制、通訊工程相關科系畢業為主。 2. 具 HS/SERDES/DSP相關電路設計經驗者尤佳。 3. 具 design verification經驗者尤佳。

工作項目： Digital design verification, including direct test simulation, random test simulation and coverage report. 應徵條件： 1. 學士以上; 電機工程、電控工程、電子工程、資訊工程、資訊科學相關科系畢業為主。 2. 具3年以上數位設計、驗證或 CAD 相關經驗者為佳。

工作項目： 1. 開發高效率 NAND flash控制器。 2. 開發低功耗 NAND flash控制器。 3. 協助IC設計前後段流程。 4. 協助IC驗證流程。 應徵條件： 1. 學士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、自動控制、通訊工程相關科系畢業為主。 2. 具1年以上相關工作經驗，熟悉 NAND flash控制器開發、IC設計/驗證流程者為佳。

工作項目： 1.PHY (2.5G/10G...) driver developing 2.SoC/BSP peripheral driver developing 3.Switch functions developing 4.Platform and open source developing and maintain, include Linux kernel, lib, open domain utility/software 應徵條件： 1.學士以上;電信工程、電控工程、資訊工程、資訊科學、自動控制、通訊工程、以及相關科系畢業為主 2.具3年以上作經驗 3.具備： 1)C programming 2)Embedded system programming(include linux) 3)Linux kernel and application programming 4)TCP/IP stack 5)Data structure,OS,Algorithm 6)Unit Test

工作項目： Design block integration / clcok-gen structure design / synthesis / timing analysis / LEC / scan-insert. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程、資訊科學等相關科系畢業為主。 2. 具2年以上 SoC整合或 synthesis/sta等相關經驗者為佳。

工作項目： 1.High-Performance CPU & GPU & Armv9 & Server-class Compute SubSystem (CSS) Frontend Implementation (including STD cells/SRAM analysis & selection, DFT insertion, Synthesis, low power cells insertion & verification) 2.Advanced ASIC Implementation Flow Development & Automation: High-performance, Low Power, and PPA (Performance, Power, Area) Optimization 3.Physical Synthesis and Collaboration with P&R in Timing/Congestion Analysis and PPA Optimization 4.Perform Power Replay and Power Analysis 5.Perform Pre-layout/Post-layout Quality Checks (including LEC, CLP, ATPG, GCA, PPA quality) 應徵條件： 1.碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2.熟悉 Frontend EDA Tools、Synthesis、Timing Analysis、Low Power Implementation Flow & PPA (Performance, Power, Area) Optimization。 3.有開發Automation Flow的經驗，熟悉 TCL/Perl/Python。 4.英文能力良好，聽說讀寫精通。 5.有 CPU、GPU、Multi-Core Processor、Compute SubSystem Implementation 經驗尤佳，例如 Synthesis/Floorplan/CLP/DFT等。 6.積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU/CSS、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。

工作項目： 1. SOC integrator! A challenging job for integrating the designs from over 100 digital designers and tens of analog designers. A challenging job of using deep submicron process. 2. Building & Improving the standard environment for digital designers to run front-end flow, such as synthesis, STA analysis, linting, and so on. 3. Cooperating with APR designers for backend timing closure. 4. Block / Whole-Chip CTS (Clock-tree Synthesis) analysis and improvement. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 熟悉 verilog, verdi, STA, synthesis. 3. 具 CTS(Clock tree synthesis) Design/Debug經驗者尤佳。 4. 會寫 script如 perl者更佳。 5. 具六年以上相關工作經驗。