工作項目： 1. ARM Architecture based Complex CPU Subsystem Platform Design & Integration, Add-on Features Enablement and IP Development 2. SoC Architecture Exploration, Performance Projection and Bottleneck Analysis 3. Benchmark/Power Characterization on Emulation Platform, Result Analysis and Optimization 4. CPU Architecture/Micro-architecture Research 5. Involvement of Post-silicon Bring-up and Debug 應徵條件： 1.碩士以上；電機、資工、電子相關科系畢業為主。 2.具IP開發經驗，熟悉 SoC Integration & Design Flow、Frontend Timing/Power Analysis EDA Tools。 3.熟悉ARMv7/v8-A CPU 架構及AMBA protocol，有 ARM Cortex-A CPU/Subsystem Design/Integration/PPA Optimization/Sign-off 經驗尤佳。 4.具Emulation platform (Zebu, Palladium)經驗尤佳。 5.有 Low Power Design & Verification、Post-Silicon Validation & Debug 經驗尤佳。 6.積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU Technology 有興趣者。

工作項目： 1.High-Performance CPU & GPU & Armv9 & Server-class Compute SubSystem (CSS) Frontend Implementation (including STD cells/SRAM analysis & selection, DFT insertion, Synthesis, low power cells insertion & verification) 2.Advanced ASIC Implementation Flow Development & Automation: High-performance, Low Power, and PPA (Performance, Power, Area) Optimization 3.Physical Synthesis and Collaboration with P&R in Timing/Congestion Analysis and PPA Optimization 4.Perform Power Replay and Power Analysis 5.Perform Pre-layout/Post-layout Quality Checks (including LEC, CLP, ATPG, GCA, PPA quality) 應徵條件： 1.碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2.熟悉 Frontend EDA Tools、Synthesis、Timing Analysis、Low Power Implementation Flow & PPA (Performance, Power, Area) Optimization。 3.有開發Automation Flow的經驗，熟悉 TCL/Perl/Python。 4.英文能力良好，聽說讀寫精通。 5.有 CPU、GPU、Multi-Core Processor、Compute SubSystem Implementation 經驗尤佳，例如 Synthesis/Floorplan/CLP/DFT等。 6.積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU/CSS、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。

1. CPU & GPU Backend Implementation (APR) 2. CPU/GPU Backend Flow Development, Enhancement & Automation 3. Advanced CPU/GPU Technology Development: High-performance, Low Power, and PPA Optimization 應徵條件： 1. 碩士以上；電機、資工、電子相關科系畢業為主。 2. 熟悉 APR Tools (Innovus、ICC2、Fusion Compiler…)，有Synthesis、STA/IR Analysis、Physical Verification等相關經驗者佳。 3. 具備程式設計能力，熟悉 TCL/Perl/C++/Python。 4. 有 High Performance CPU/GPU APR經驗尤佳。 5. 個性積極負責、勇於迎接新挑戰，對於 High-Performance CPU/GPU Technology 有興趣者。

工作項目： 韌體撰寫及解決客戶問題 應徵條件： 1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程相關科系畢業為主 2. 熟悉 C語言 3. 熟悉 Orcad

工作項目： 200G/400G/800G Ethernet Switch硬體系統設計。 應徵條件： 1. 學士以上; 電機、電信、電控、電子、資訊、通訊等相關科系畢業為主。 1. 具5年以上高速 Ethernet Switch(200G/400G/800G/PAM4)硬體系統設計開發驗證經驗。 2. 熟悉高速訊號系統 NRZ與 PAM4 Serdes量測或模擬，與 compliance驗證流程之實務經驗。 3. 具制定與執行高速介面 NRZ/PAM4 serdes test plan之能力。 4. 具備機架式產品或伺服器/資料中心 module產品經驗尤佳。 5. 具備各種高速 Serdes介面，如 PCIE4.0/5.0/6.0、USB3.1/4.0之產品實作測試經驗尤佳。 6. 具備理解 IC內部不同介面運作原理、debug或參數調整能力尤佳。 7. 具備理解 PAM4 DSP架構運作原理與處理實務之能力尤佳。 8. 熟悉 OrCAD、PowerPCB/Allegro Layout。

工作項目： 1. 先進製程標準元件庫電路佈局。 2. 先進製程記憶體電路佈局。 3. 客製化IP電路佈局與實現。 4. Fully Layout environment、flow and utility build-up. 5. In-house PDK development. 應徵條件： 1. 大學或專科以上；科系不拘，電機、電機與控制、電信、電子、資工、資訊相關科系畢業為佳。 2. 具5年以上下列相關經驗者為佳： (1) 熟悉 Virtuoso XL/Laker Layout editor使用。 (2) 具備 Physical verification(DRC LVS)驗證與修正能力，先進製程尤佳。

工作項目： 1. Software and utility development for ARM Architecture based Complex CPU Subsystem Platform 2. CPU function validation and testing software development 3. CPU post-silicon issue analysis, debug & resolving 應徵條件： 1. 碩士以上; 資訊工程、資訊科學、電機工程、電子工程等相關科系畢業。 2. 熟悉 ARMv7/v8/v9-A CPU 架構，有 ARM Cortex-A CPU system software 經驗尤佳。 3. 熟悉以下經驗者： (a) CPU 之系統程式或工具開發。 (b) CPU/OS之 debug 及問題分析。 (c) CPU post-silicon issue analysis, debug & resolving。 (d) 具備 Verilog RTL 及相關工具軟體開發經驗。 4. 積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU Technology 有興趣者。

工作項目： 1. 負責設計、部署和維護 On-Premises k8s 叢集，確保其高可用性和可擴展性。 2. 監控 k8s 叢集的運行狀態，並針對問題進行及時處理和解決。 3. 建置自動化工具和腳本，以提高開發和運維效率。 4. 協助團隊進行 CI/CD 流程的建立和優化，以確保產品的快速交付和高品質。 5. 與開發團隊合作，協助解決各種與 k8s 相關的技術問題。 應徵條件： 1. 碩士以上; 資訊工程、資訊科學等相關科系畢業為主。 2. 具備良好的 Linux 系統管理和網絡知識，能夠快速定位和解決相關問題。 3. 具備相關的 k8s 叢集架設和維運經驗，熟悉 k8s 原理和核心組件。 4. 熟悉常用的 k8s 工具和相關生態系統，如 Helm、Kubernetes Operator等。 5. 熟悉 Ansible、Terraform、Jenkins 等相關自動化工具 6. 熟悉 Grafana、Prometheus、Loki 等相關監控工具 7. 具備 CI/CD 流程建設和優化經驗，理解 Docker、Git 和持續集成的基本概念。

工作項目： 1. Responsible for product line quality throughout the development phases, from planning to mass production. 2. Product development quality (APQP) assurance including joint reviews, coordinator of quality issues to closure and fan-out. 3. DFMEA assurance. 4. Host continual improvement program and monitor the progress on a regular basis. 5. CAR and RM (risk management) review and tracking. 6. Process audit and action tracking. 7. Project handling. 應徵條件： 1. Bachelor or above of science degree in Electrical/Electronic Engineering. 2. Specialization or related experience in the area of system-level Firmware / Software development with a minimum of 5 years of work experience. 3. Experience in project management is a plus. 4. Ability to work independently and in a team-based environment. 5. Good written and verbal communication skills with both customers and internal teams. 6. Experience from 1st tier ODM company is highly preferred. 7. Experience with ASPICE, Functional Safety, Cyber Security is a plus.

工作項目： 負責數位電路自動繞線工作(P&R, Netlist2GDS)，包含 IR-Drop, DRC/LVS, SI, Timing Sign-off等。 應徵條件： 1. 碩士以上; 電機工程、電子工程，電信工程、電控工程、資訊工程、資訊科學、通訊工程等相關科系畢業為主。 2. 熟悉 Synopsys ICC2/PrimeTime, Cadence Innovus/Tempus, Redhawk, Calibre DRC/LVS, TCL/python/Perl。

工作項目： 負責 Physical design(APR & IC Fully Layout)。 應徵條件： 1. 碩士以上; 電機、電子、電機與控制、自動控制、計算機、微電子相關科系畢業為主。 2. 對 IC Layout有興趣者為佳，具3-5年以上相關工作經驗者尤佳。

工作項目： 1. 光通訊的產品開發實務經驗。(100G QSFP or 400G QSFP-DD) 2. 光通訊模組(Optical Transceiver)的 firmware開發，熟悉 SFF-8636/CMIS規範。 3. 熟悉 MCU (RISC-V or ARM) 控制 and BSP porting。 4. 熟悉 I2C and SPI Driver。 應徵條件： 1. 碩士以上; 資工、資科、電信、通訊等相關科系畢業為主。 2. 良好的 C/C++程式撰寫能力和 Debug能力。 3. 熟悉 Embbeded System tool chain開發工具。 4. 熟悉 Realtime OS 或 Linux作業系統相關知識。 5. 具備良好溝通邏輯能力、獨立思考能力和團隊合作能力，工作配合度高。 6. 具邏輯分析儀和 JTAG ICE使用經驗。 7. 熟悉 Linux Device Driver Programming者尤佳。 8. 熟悉 TCP/IP網路協定者尤佳。

工作項目： 1. SSD firmware design, customization and customer support. 2. PCIe/NVMe/SATA SSD system-level firmware integration & design. 3. Identify compatibility issues and validate solutions. 應徵條件： 1. SSD related product. 2. Good C/C++ programming and debugging skills.

工作項目: 1. 開發指紋影像處理及辨識演算法 。 2. 模擬並確認演算法效能，並實現於多種運算平台。 3. 資料蒐集與設計實驗測試演算法結果。 4. 跨部門合作說明演算法架構。 應徵條件 1. 碩士以上; 電機電子工程、資訊工程相關系所為主。 2. 熟悉影像處理、電腦視覺、機器學習、影像匹配等知識。 3. 精通C/C++ 。 4. 具IC設計、半導體產業工作經驗者佳。

1.機台技術操作及架機。 2.設備保養之規劃及整理。 3.製程技術之分析及整理。 4.鍍膜樣品之生產製作。 5.薪資：(日班12H)：38,000~48,000；(夜班12H)：46,000~56,000。

喬格電腦深耕台北光華商區30多年，打造台灣首間商品齊全的羅技Logitech旗艦館！🎮🖱️ 從鍵盤、滑鼠到電競周邊，與羅技一起掌握科技潮流，讓每位顧客都能找到適合自己的裝備✨ 1. 負責羅技Logitech周邊商品介紹、展示與銷售 2. 協助顧客了解產品規格、功能、使用方式及差異 3. 執行門市商品整理、陳列、補貨與上架 4. 協助處理訂單、銷售紀錄及庫存盤點 5. 配合門市促銷活動與商品展示執行 6. 與門市及內部團隊協作，維持旗艦館的商品與營運品質 職務亮點： ・位於台北八德路光華商區獨棟門市，工作環境明亮、商品展示完整 ・加入羅技Logitech台灣旗艦館團隊，接觸電競、辦公及電腦周邊產品 ・可累積電腦硬體、周邊設備、商品銷售與門市營運實務經驗 ・不限學歷，重視實務經驗；熟悉電玩或電腦周邊商品者優先 ・隨著喬格與羅技持續拓展產品與市場，累積更多產品及產業經驗 福利： . 個人表現優異者享 1.業績獎金. 2.年度旅遊輔助2萬元. 3.不定期加薪. 喜歡電腦周邊與電玩設備嗎？歡迎加入喬格，一起玩出專業！

一. 排程安排掌握生產進度，適時調整排程符合訂單需求。 二. 接收訂單隨即做原物料估算，以利後續作業。 三. 訂單確認後開立製造單、領料單、備料單進入排程內。 四. 新增產品料號及產品結購之成本建立。 五. 將整個月所開出的製造單結單跑成本。 六. 工時計算分析及工時資料驗算評估記錄。

1. 車輛點到點牽送服務。 2. 須具備手排汽車駕駛執照。 3. 有車廠相關服務經驗者優先安排面試。 4. 台南、高屏、花東有意願合作皆歡迎投遞履歷。 5. 此為長期合作工作機會

1、門診及住院病人之物理治療評估與治療。 2、骨科、神經、術後及慢性病患復健治療。 3、配合復健科醫師擬定與執行治療計畫。 4、病歷紀錄及治療成效追蹤。 5、其他主管交辦事項。 ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ 依經歷敘年資加給，另計夜診津貼、績效獎金及提供久任獎金。

一、手術專業協助：配合醫師執行手術相關作業，協助手術流程順利進行，提升整體醫療效率與品質。 二、術前、術中及術後作業支援：協助手術相關設備、器械及醫材準備，並依手術需求即時提供專業技術支援。 三、團隊合作與病人安全：與醫師、護理及相關醫療團隊密切合作，依標準作業流程執行各項工作，共同維護手術安全。 四、績效獎金另計：除固定薪資外，依工作表現及院內績效制度另行核發績效獎金，提供專業工作之實質回饋。 五、值班費另計：配合單位手術及值班需求，依實際值班情形另行核發值班費，不併入原固定薪資計算。