1111人力銀行CSR專區 CSR專區

► 分頁查詢
搜尋更多工作
  • 收藏工作我的收藏
  • 目前排序:
  • 切換到列表  筆/每頁
  • 7 / 13928 頁,共 278546 筆
  • 日期
  • 職務名稱
  • 工作地區
  • 6/5
  • TV系統設計工程師M4
  • 新竹市東區
  • 瑞昱半導體股份有限公司
  • 2年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 工作項目: 1. DDR、TV/Mag SD 系統開發、驗證、量產 2. DDR、TV系統客戶問題支援 3.系統SI分析 應徵條件: 1. 大學以上;電機、電機與控制、自動控制、通訊工程、電信、資訊工程、電子、動力機械相關科系畢業為主。 2. 熟悉OrCAD, C, device driver。 3. 具2年以上DDR3/4, LowPower DDR IC 等系統開發驗證及測試相關經驗者為佳。

  • 6/5
  • 法務經理(含以上)
  • 新竹市東區
  • 瑞昱半導體股份有限公司
  • 10年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 工作項目: 1. 合約處理 2. 訴訟及爭議處理(含美國專利訴訟)。 3. 提供法律意見及解決方案、風險管理、其他公司法務事項。 應徵條件: 1. 大學(含)以上法律系畢業,英文聽說讀寫等能力精通。 2. 具十年以上高科技公司或大型國際法律事務所相關經驗。 3. 擁有獨立處理大型合約及談判之相當經驗。 4. 擁有處理國內外訴訟或爭議之相當經驗,具獨立處理美國專利訴訟經驗尤佳。

  • 6/5
  • 法務專員
  • 新竹市東區
  • 瑞昱半導體股份有限公司
  • 3年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 1. 大學(含)以上法律系畢業,精通英文聽說讀寫等能力。 2. 具三年以上高科技公司法務經驗。 3. 擁有獨立處理大型合約及談判之相當經驗;處理國內外訴訟或爭議之相當經驗。 工作內容: 1. 合約處理(包含草擬、審閱、談判)、訴訟及爭議處理。 2. 提供法律意見及解決方案、風險管理、其他公司法務事項。

  • 6/5
  • 影像處理系統設計工程師
  • 新竹市東區
  • 瑞昱半導體股份有限公司
  • 工作經歷不拘,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 工作項目: 視訊處理演算法開發, AI演算法開發, 演算法韌體實現。 應徵條件: 1. 碩士以上; 電機工程、電信工程、電控工程、資訊工程相關科系畢業為主。 2. 熟悉 C++, python, matlab. 3. 熟悉 image processing, machine learning, computer vision. 4. 熟悉 SOC/embedded system演算法開發。

  • 6/5
  • 法務副理(含以上)
  • 新竹市東區
  • 瑞昱半導體股份有限公司
  • 3年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 徵才條件: (1)大學以上法律系畢業,精通英文聽說讀寫等能力。 (2)具三年以上高科技公司法務經驗 (3)擁有獨立處理大型合約及談判之相當經驗;處理國內外訴訟或爭議之相當經驗。 工作項目: (1)合約處理(包含草擬、審閱、談判)、訴訟及爭議處理 (2)提供法律意見及解決方案、風險管理、其他公司法務事項

  • 6/5
  • TV系統設計工程師M6
  • 新竹市東區
  • 瑞昱半導體股份有限公司
  • 2年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 工作項目: 1. DDR/eMMC/SD/NAND IP function spec制定與驗證。 2. CP/FT pattern for MP. 3. Customer issue and RMA處理。 應徵條件: 1. 學士以上; 電機工程、電子工程相關科系畢業為主。 2. 具2年以上 TV IC驗証/系統(HW)設計相關經驗者為佳。

  • 6/5
  • TV顯示系統設計工程師
  • 新竹市東區
  • 瑞昱半導體股份有限公司
  • 1年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 工作項目: 1. PQ調校。 2. driver/測試程式撰寫。 3. 光學量測及校正。 應徵條件: 1. 碩士以上; 電子、電機、資工、電信、電控、資科、動力機械、自動控制、機械系控制組等相關科系畢業為主。 2. 熟悉 C, C++, Python. 3. 具1-2年以上 TV, panel, 色彩, AI-CNN相關影像處理經驗者尤佳。

  • 6/5
  • TV系統設計工程師M1
  • 新竹市東區
  • 瑞昱半導體股份有限公司
  • 2年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 工作項目: 1. IC verification & development. 2. Driver development. 3. Customer support. 應徵條件: 1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、動力機械、自動控制、通訊工程相關科系畢業為主。 2. 具2年以上(1) SOC & Analog IP (2) Audio or video or 高速訊號相關經驗者為佳。

  • 6/5
  • IC Layout工程師R1
  • 新竹市東區
  • 瑞昱半導體股份有限公司
  • 工作經歷不拘,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 工作項目: 1.Responsible for physical design, including fully custom layout and Auto Placement and Routing. 2.Verification and specification achieved. 應徵條件: 1.大學以上;電機, 電機與控制, 資訊科學, 自動控制, 通訊工程, 電信, 資訊工程, 電子相關科系畢業為主。 2.具相關工作經驗者為佳。 (MD1710005、MD1810021)

  • 6/5
  • Display韌體工程師(大直)
  • 台北市中山區
  • 瑞昱半導體股份有限公司
  • 工作經歷不拘,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 工作項目: 1. 協助客戶導入Scaler產品。 2. 協助客戶開發Monitor等相關Display產品之firmware. 應徵條件: 1. 學士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程相關科系畢業為主。 2. 熟悉 C/8051 3. 具 C/8051 MCU相關經驗者為佳。

  • 6/5
  • IC Layout工程師C1
  • 新竹市東區
  • 瑞昱半導體股份有限公司
  • 工作經歷不拘,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 工作項目: IC Fully Layout. 應徵條件: 1. 大學以上; 電機、電機與控制、電子等相關科系畢業為主。 2. 需會操作 Virtuoso XL/Mentor Calibre verification/Totem。 3. 具備 Fin-FET先進製程及 ESD、latch up、IR/EM相關知識。 4. 具 Mixed mode佈局相關經驗者尤佳。

  • 6/5
  • 封裝SI/PI/EMI工程師
  • 新竹市東區
  • 瑞昱半導體股份有限公司
  • 4年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 工作項目: 1. 負責封裝 SI/PI模擬,並協助優化封裝設計。 2. 負責封裝前期規劃,找出前瞻性封裝設計。 3. 負責 SI/PI Debug與量測等相關實驗。 應徵條件: 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 具 FCBGA/wBGA/QFN/QFP等相關封裝SIPI設計經驗。 3. 熟悉封裝 EM Simulation方法。

  • 6/5
  • SoC實體設計工程師C1
  • 新竹市東區
  • 瑞昱半導體股份有限公司
  • 工作經歷不拘,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 工作項目: 1. Physical implementation. 2. Hierarchical floorplan. 3. Auto Place&Route. 4. Clock tree synthesis. 5. signal integrity analysis. 6. static timing analysis. 7. dynamic power analysis. 8. physical verification. 9. APR flow development. 應徵條件: 1. 碩士以上; 電機工程、電子工程、資訊工程、資訊科學相關科系畢業為主。 2. 熟悉 Synopsys EDA tool, Cadence EDA tool, Mentor Graphic tool, C/C++/perl/tcl. 3. 熟悉 SunOS, Solaris, Windows. 4. 無經驗可,惟具 EDA tool development, IC Physical implementation, IC digital design and APR相關經驗者尤佳。

  • 6/5
  • WLAN RF系統整合工程師
  • 新竹市東區
  • 瑞昱半導體股份有限公司
  • 工作經歷不拘,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 1.大學以上電機、電信相關科系畢業 2.工作項目:Wireless Lan demo board design, system integration and verification, auto-testing programming

  • 6/5
  • 無線通訊系統設計工程師
  • 新竹市東區
  • 瑞昱半導體股份有限公司
  • 工作經歷不拘,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 工作項目: WLAN/LTE通訊系統設計、IC設計、系統驗證、客戶端問題追查 (WLAN/LTE PHY-related Algorithm, System Design and Verification) 應徵條件: 1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、通訊工程相關科系畢業為主 2. 具備2年以上通訊系統設計或IC設計相關經驗者為佳。 (MD1840048)(MD1440012)

  • 6/5
  • Switch系統設計工程師C1
  • 新竹市東區
  • 瑞昱半導體股份有限公司
  • 2年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 工作項目: 1. GbE Switch product line for Switch/Broadband project. 2. 10G/5G/2.5G/1G PHY驗證。 應徵條件: 1. 大學以上;電機、電機與控制、自動控制、通訊工程、電信、電子相關科系畢業為主。 2. 具2年以上相關工作經驗者為佳。

  • 6/5
  • RF系統設計工程師C1
  • 新竹市東區
  • 瑞昱半導體股份有限公司
  • 工作經歷不拘,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 工作項目: WiFi/LTE RF系統設計、BT/WiFi/LTE Coexistence機制、RF IC FT. 應徵條件: 1. 碩士以上; 科系不拘。 2. 熟悉 C, Python, Orcad, Pads, HFSS. 3. 熟悉 RF系統架構、Frequency planning、Power planning、Gain Budget、RFI/EMI/EMC. 4. 了解訊號處理、無線通訊原理,具 RF電路設計和下線經驗者尤佳。 5. 具良好跨 team溝通合作能力、有服務熱忱並樂於協助客戶解決技術問題。

  • 6/5
  • 100G Ethernet Switch硬體系統設計工程師
  • 新竹市東區
  • 瑞昱半導體股份有限公司
  • 2年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 工作項目: Ethernet Switch硬體系統設計。 應徵條件: 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程等相關科系畢業為主。 2. 熟悉 OrCAD, PowerPCB. 3. 具2年以上 10G/40G/100G Ethernet Switch硬體系統設計相關經驗者為佳。

  • 6/5
  • TV系統設計工程師M3
  • 新竹市東區
  • 瑞昱半導體股份有限公司
  • 2年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 工作項目: 1. HW System Verify, 2. HW customer support 3. HW FAE 應徵條件: 1. 大學以上;電機、電機與控制、自動控制、通訊工程、電信、電子、動力機械相關科系畢業為主。 2. 具2年以上所列經驗者為佳 a. TV HW customer support, b. PCB design/MP, TV IO support, c. EMC, EMI, Power安規經驗 (MD1450029、MD1510006)

  • 6/5
  • 處理器及平台技術工程師
  • 新竹市東區
  • 瑞昱半導體股份有限公司
  • 工作經歷不拘,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • (1)大學以上電機資訊相關科系畢 (2)熟悉 Microprocessor Hardware 或 Software (3)Hardware - 熟悉 Computer Architecture - 熟悉 Verilog RTL 及相關 Digital Design Flow - 有 SOC Design 或 IP 整合經驗者佳 (4)Software - 熟悉 Compiler, Assembler, Debugger, Binary Utility - 熟悉 Linux 或 Embedded OS - 有 GNU Toolchain 開發經驗者佳 (5)有 Microprocessor 軟/硬體設計經驗者尤佳 (MD16A0026)、(MD1730025)

  • 收藏工作我的收藏
  • 上一頁56789下一頁
  • 7 / 13928 頁,共 278546 筆