1111人力銀行交大專區 交大專區

► 分頁查詢
搜尋更多工作
  • 收藏工作|我的收藏
  • 目前排序:
  • 切換到列表  筆/每頁
  • 第 1206 / 1299 頁,共 25974 筆
  • 日期
  • 職務名稱
  • 工作地區
  • 4/7
  • 軟韌體工程師_台北
  • 台北市內湖區
  • 聯發科技股份有限公司
  • 工作經歷不拘,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 1. 支援客戶產品的開發 2. LCD Monitor 或Retimer FW的開發與應用 3. 協助產品的推廣 4. LCD Monitor UI 的設計 以及訊號的處理

  • 4/7
  • 產品工程師PMIC
  • 新竹市東區
  • 聯發科技股份有限公司
  • 6年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • IC 產品發展, 產品量產管理與良率改善, 除錯與問題的解決

  • 4/7
  • 電源管理系統應用工程師
  • 新竹市東區
  • 聯發科技股份有限公司
  • 2年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 1. 系統應用電源需求與控制架構分析 2. 電源管理晶片規格制定與驗證 3. 類比電路開發與驗證 4. 驗證電路板設計 5. 自動化測試開發

  • 4/7
  • 資深電源管理系統架構工程師
  • 新竹市東區
  • 聯發科技股份有限公司
  • 6年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 1. 平台電源管理系統架構設計與規格定義, 包含功耗/溫度/性能等系統分析. 2. 系統應用詳細電源需求與控制架構之分析與優化 3. 電源管理芯片規格制定與新技術之開發.

  • 4/7
  • 電源管理晶片數位IC設計工程師
  • 新竹市東區
  • 聯發科技股份有限公司
  • 3年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 1. 電源管理晶片架構與系統設計(手機/車用) 2. 低功耗設計技術開發 3. 混合訊號數位 IP 設計: voltage regulator, ADC, system clocking and start-up, TOP infra/bus, peripheral designs 4. 電源管理晶片整合: front-end and back-end integration

  • 4/7
  • 資深電源 IC 設計/整合工程師/技術副理/技術經理
  • 新竹市東區
  • 聯發科技股份有限公司
  • 6年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 1. 新產品開發討論 2. 電源管理IC及電源管理單元晶片整合 3. 與設計/生產/品保/軟體部門溝通協調 4. 晶片開發滿足智慧手機, IOT, 車用, 以及ASIC的需求

  • 4/7
  • 數位視訊解碼器IC設計工程師
  • 新竹市東區
  • 聯發科技股份有限公司
  • 工作經歷不拘,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 聯發科技以先進多媒體技術聞名,數位視訊解碼更為多媒體技術中之重要一環,如果您對Multi-format Video decoder架構設計 / RTL implementation / 整合驗證有興趣,聯發科技誠摯邀請您,與全球最頂尖的菁英一同合作,彼此激盪最新的創意與解法,共同挑戰每一個不可能。

  • 4/7
  • 影像處理架構設計工程師
  • 新竹市東區
  • 聯發科技股份有限公司
  • 4年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 1. AI ISP 硬體架構設計 2. 系統power 與 bandwidth 設計 3. 相機規格制訂 4. ISP 硬體系統規格驗證規劃 5. 車用安全規劃

  • 4/7
  • 無線通訊 IC 設計驗證工程師
  • 新竹市東區
  • 聯發科技股份有限公司
  • 2年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 無線通訊設計驗證 包含 Test plan 規劃, Bench, VIP 建立, test case 撰寫, 完成coverage等相關驗証工作

  • 4/7
  • 通訊基帶演算法工程師
  • 新竹市東區
  • 聯發科技股份有限公司
  • 工作經歷不拘,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • • 執行5G/B5G基帶算法設計,包括(但不限於)波束成形機制、校準方法、射頻暴露控制等。 • 進行機器學習/人工智慧算法研究,尋找系統性能優化的潛在應用。 • 能夠在申請技術經理職位時指導初級工程師。 • 能夠協調多地點運營並參加跨時區會議(優先考慮)。

  • 4/7
  • ⼿機系統硬體應⽤⼯程師
  • 新竹市東區
  • 聯發科技股份有限公司
  • 2年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • - 負責⼿機或modem模組的參考設計 - 設計開發驗證平台(EVB/phone),產出相關設計和⽣產文件(線路 圖、物料清單、⽣產文件),與CAD團隊實現PCB設計。 - 驗證平台製作與測試 - 提供技術⽀持,協助客⼾進⾏產品開發和⽣產。 - 分析客⼾需求或問題,以提供技術指導或解決⽅案,及後續產品的設計參考。

  • 4/7
  • 顯示應用韌體工程師
  • 台北市內湖區
  • 聯發科技股份有限公司
  • 4年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 1. LCD Monitor IC相關的韌體開發 2. 影像處理相關應用與支援客戶產品開發 3. LCD Monitor UI與周邊相關應用的開發 4. 可配合出差

  • 4/7
  • 類比電路設計工程師(Data Converter)
  • 新竹市東區
  • 聯發科技股份有限公司
  • 2年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • Analog/Mixed-signal circuit design

  • 4/7
  • 封裝技術經理
  • 新竹市東區
  • 聯發科技股份有限公司
  • 8年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • Develop advanced package technologies for MediaTek‘s HPC business

  • 4/7
  • 電腦輔助設計暨軟體工程師
  • 新竹市東區
  • 聯發科技股份有限公司
  • 6年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 1) 開發針對本公司類比晶片設計所使用的EDA工具或CAD設計流程,工作內容包含:需求分析,演算法設計,資料處裡,與使用者介面設計 2) 推廣與嵌入新的流程到未來開案的晶片,目標是提升晶片開發的效率與品質 3) 透過設計演算法或以AI技術來定義與解決IC設計流程遇到的難題 4) 研究與探求最佳的類比設計流程(前後段)

  • 4/7
  • 電視系統軟韌體工程師_台北/新竹
  • 台北市內湖區
  • 聯發科技股份有限公司
  • 工作經歷不拘,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 1. IC bring up和驗證相關工作 2. Linux Kernel Driver、系統軟體開發 3. Android 底層系統整合開發 (該職缺可於新竹、台北據點任職)

  • 4/7
  • WiFi系統應用工程師
  • 新竹縣竹北市
  • 聯發科技股份有限公司
  • 2年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 1. 企業/家用WIFI AP路由器 開發經驗者尤佳 2. 高速介面應用, 驗證及除錯 e.g. USB, PCIe, xGMII, Ethernet, DDR 3. 802.11 a/b/g/n/ac/ax/be WiFi SoC及Ethernet SoC驗證, 公板設計及驗證 4. Power/Thermal/EMI 防治對策 5. 支持客戶應用及量產導入 6. 熟悉HW設計的TOOL 如OrCAD, PADS, Allegro

  • 4/7
  • 個人裝置 相機-ISP 軟體/韌體工程師
  • 新竹縣竹北市
  • 聯發科技股份有限公司
  • 2年以上工作經歷,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • 1. ISP driver design and development 2. Optimize camera performance KPI - MIPS/CPU loading, Memory footprint, latency, power and bandwidth 3. ISP emulation (pre-silicon) & verification (post-silicon)

  • 4/7
  • Wi-Fi 數位IC設計工程師
  • 新竹縣竹北市
  • 聯發科技股份有限公司
  • 工作經歷不拘,學歷不拘,面議(經常性薪資達4萬元或以上)0 ~ 10 人次主動應徵
  • Wi-Fi架構和數位電路設計 整個晶片的時鐘、測試和重置規劃 低功耗數位設計 從RTL到閘級的SoC晶片整合,包括時序收斂和可測試性 設計方法和整合流程改進