交大專區

1. 有設計繪圖相關經驗。會AUTOCAD或SOLIDWORKS 2. 自動化機械之設計及繪圖 3. 須懂氣缸，三菱馬達或台達馬達...等

電控底板配線 現場外部施作 需至客戶端施作 無須出差

擴廠徵才 1.機械加工，ATUD CAD 2D及SOLID WORKS 2D/3D繪圖。 2.略熟CorelDraw 或 美工軟體(印刷品繪圖) 3.爆炸圖、BOM表SOP/SIP建立 4.初品覆核，熟品管檢驗手法/儀器尤佳(2.5D、3D量測) 5.本科系畢業尤佳。 6.懂3D Printer尤佳。 7.對Solidworks Inspection有興趣者。 8.有3D設計經驗者。

工作內容： 1.藥品臨床試驗計畫、銜接性試驗評估、原料藥主檔案(DMF)與新藥、學名藥、原料藥等查驗登記及上市後變更之行政審查與專案管理工作。 2.其他交辦事項等相關工作。 3.職務代理期間至115年12月31日止。 請至本中心網站【加入CDE】專區了解更多職缺訊息： https://www.cde.org.tw/joincde/1409/1999/13531/jobList

駐點於中正區，協助進度追蹤，彙整文件，簡單系統操作，答覆客戶疑問

1.水電消防配管配線、高低壓電氣設備安裝 2.按照藍圖進行高低壓配電線路施工、電路維修及電器設備安裝 3.一般建築物的供水與消防給水管路的簡單基本設計、施工與維護，含污水、排水 系統 4.需進無塵室施工 5.需有室內配線丙級以上證照佳

證券期貨銀行相關系統開發維護 ※薪資依學經歷敘薪

於營建工地進行電梯工程試車調整作業。 1.公司提供完整教育訓練，歡迎想學習專業技術者加入(無經驗可)。 2.工作地點為新竹地區，錄取後先在當地受訓，爾後視課程安排至桃園教育 訓練中心受訓 (備有宿舍，受訓期間免收住宿費)。 3.輔導考取升降設備技術士證,考取後給予證照費補助。 4.技師任職滿一年後,平均年薪達 500,000~600,000 元以上(實際依安裝效率與年度年終獎金 而有所增減)。 5.現場升遷制度完整(技師→B級領班→A級領班→工地主任),升遷後技術津貼亦同步 調增。 6.因工作內容需求，請求職者先行評估個人是否可以接受勞力作業。如有懼高症者 較不適合此職務。 7.年終獎金(連續五年平均發放五個月以上年終獎金) *下述薪資未含獎金，試用期滿後，依公司制度及個人表現發放月獎金。

工作項目： 投入10G/2.5G/Giga ETN及10G laser driver類比電路開發工作 應徵條件： 碩士以上;電機工程、電信工程、電控工程、電子工程相關科系畢業為主 熟悉PLL , ADC , DAC , PGA/CTLE 者尤佳

工作項目： 1.熟悉CMOS 射頻或類比混合訊號電路設計, 如 PA/LNA/VCO/PLL/LPF…等電路 2.具備RF Transceiver架構及系統知識. 應徵條件： 1.碩士以上;電機工程、電信工程、電控工程、電子工程相關科系畢業為主 (MD17B0001)(MD17C0025)

Joining in specification definition, designing verification platform, developing behavioral models, and responsible for system and functional verification

工作內容： 1. Linux based IP-STB software platform SDK驗證 2. RDK Video projects TDK (Test Development Kit)驗證 3. OTT application (Netflix/YouTube/Disney plus/…)產品整合 4. Validation of multimedia software development 5. 客戶IP STB專案問題查驗 應徵條件： 1. 對多媒體播放軟體有興趣者 2. 具shell script, C/C++經驗者佳

(1)MS degree or above with EE or CS background (2)1 year experience or above in IC design/verification (3)Familiar with SystemVerilog and Vera. Verilog or VHDL familiarity an advantage (4)Good knowledge on Wireless communication or architecture. (5)TCL/Perl coding experience is a plus

工作項目： 1. 建立IC設計後段驗證流程，並撰寫自動化程式。 2. 建立並維護DRC/LVS/SVS/LVL/ERC/PERC相關檔案及流程。 3. 分析並解決PV相關問題。 應徵條件： 1. 碩士以上；電機、電機與控制、電信、電子、資工、資訊相關科系畢業為佳。 2. 無經驗可；具相關工作經驗者佳。 3. 熟悉 Linux工作環境以及 TCL/shell script. 4. 熟悉 Calibre(含TVF及SVRF)或 ICV. 5. 熟悉 FinFET或 BCD製程為佳。

應徵條件： 1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL Design、SoC Integration & Design Flow、Frontend EDA Tools、Synthesis & STA Methodology、Low Power Design & Verification。 3. 具備 IP Integration、Hierarchical Implementation、Verification 能力；熟悉 TCL/Perl/C++/Python。 4. 英文能力良好，聽說讀寫精通。 5. 有 CPU、GPU、Multi-Core Processor Development 經驗尤佳，例如 Design/Integration/Synthesis/DFT/Timing Closure/Sign-off/Production 等。 6. 積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。 工作項目： 1. High-Performance CPU & GPU Frontend Implementation 2. Advanced CPU Technology Development: High-performance, Ultra-low Power, and PPA Optimization 3. Processor Frontend Development Flow Enhancement & Automation 應徵條件： 1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL Design、SoC Integration & Design Flow、Frontend EDA Tools、Synthesis & STA Methodology、Low Power Design & Verification。 3. 具備 IP Integration、Hierarchical Implementation、Verification 能力；熟悉 TCL/Perl/C++/Python。 4. 英文能力良好，聽說讀寫精通。 5. 有 CPU、GPU、Multi-Core Processor Development 經驗尤佳，例如 Design/Integration/Synthesis/DFT/Timing Closure/Sign-off/Production 等。 6. 積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。

工作項目： 1. High-Performance CPU/GPU Timing & Power Integrity Signoff 2. High-Performance CPU/GPU Post-Silicon Validation & Debug, Sim-to-Silicon Correlation 3. 協同開發 CPU/GPU Advanced DFT, On-Chip PVT Sensor, Performance Improvement & Power Management 等先進技術 4. 支援產品 SoC Projects，協同執行 High-Performance CPU/GPU 專案開發，導入先進 IP 及技術 應徵條件： 1. 碩士以上；電機、資工、電子相關科系畢業為主。 2. 熟悉 SoC Integration & Design Flow、Frontend/Backend/DFT/Timing/IR Drop/Power Analysis EDA Tools。 3. 有 ARM Cortex-A CPU/Subsystem Design/Integration/PPA Optimization/Sign-off 經驗尤佳。 4. 有 Chip-Level, Package & PCB Power Integrity Optimization 經驗尤佳。 5. 有On-Chip PVT Sensor 開發經驗尤佳。 6. 有Post-Silicon Validation, Debug 及 RMA 分析經驗尤佳。 7. 積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU/GPU Technology 有興趣者。

●學歷要求： 研究所以上畢業。 ●科系要求： 電子、電機、資工、通訊、電信、自動控制相關科系，或相關工作3年以上經驗者。 ●具下列任一條件者佳: (1) 具有音訊處理相關演算法經驗或濃厚興趣者 (2) 熟悉錄音工程與播放工程者 (3) 熟音訊編解碼理論者 (4) 熟語音訊號處理者 (5) 熟語音降噪、AEC、麥克風陣列者 (6) 熟 DSP 與音訊處理者 (7) 熟語音辨識演算法者 ●工作項目： 開發創新的音訊或語音演算法。

工作項目： 1. DDR/eMMC/SD/NAND IP function spec制定與驗證。 2. CP/FT pattern for MP. 3. Customer issue and RMA處理。 應徵條件： 1. 學士以上; 電機工程、電子工程相關科系畢業為主。 2. 具2年以上 TV IC驗証/系統(HW)設計相關經驗者為佳。

電控底板配線 現場外部施作 需至客戶端施作 無須出差

1.有現場操作機械經驗者為優先 2.如具備相關經驗者並能熟悉上手後可提升至調整員 3.需配合加班，加班均有加班費