專區

工作項目： 1. 全廠區會議室管理、規劃與執行。 2. 全廠區生活類機器設備規劃、管理與問題解決。 3. 公司重要慶典與祭祀專案規劃、管理與統籌執行。 4. 參與家庭日活動規劃執行。 5. 參與尾牙活動規劃執行。 6. 公司新式樣獎座規畫設計與服務執行。 7. 全廠區監工和防災應變輪值與協同。 8. 總務性費用報銷、分析與檢討。 9. 外點辦公室等業務管理。 10. 全廠區園藝造景規劃與管理。 11. 其他主管交辦事項。 應徵條件： 1. 具園區總務綜合性行政實務經驗3年(含)以上，且可獨立運作。 2. 積極、樂觀、細心、與人互動關係良好。 3. 需具備汽、機車駕照及駕駛經驗者。 4. 可配合假日值班者。

(1) 碩士以上電機、資訊相關科系畢業。 (2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。 (3) 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。 (4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。 (5) 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。

工作項目： 負責下列工作之一 1. SoC 平台開發及產品線支援。 2. 微處理器開發。 3. 低功耗軟體平台開發。 應徵條件： 1. 碩士以上；電機、資訊科學、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL及Synthesis, Simulation, Verification 等相關 IC Design Flow. 3. 熟悉 Computer Architecture 4. 具下列經驗者尤佳: (1) On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計 (2) Embedded system軟體開發 (3) ARM CPU 與 ARM/Imagination GPU 整合 (MD1430014)

Key qualifications: 1. Master degree or above with EE or CS background 2. Familiar with SystemVerilog and Verilog 3. Exposure to OVM/UVM/VMM methodology 4. Exposure to constrained-random based verification environment 5. Exposure to create coverage model and drive coverage closure in including code/functional coverage. 6. Be able to develop a test bench from scratch Preferred qualifications: 1. Familiar with PCI/USB/SATA/Serdes 2. Familiar with Bluetooth 3. Familiar with SOC bus fabric and AXI/AHB/OCP bus protocols 4. Familiar DDR2/3/4 5. Familiar with any type of flash memory 6. Familiar SVA 7. Familiar Formal verification methodology 8. Experience of writing bootloader for ARM/MIPS CPUs 9. Perl/Python experience Job descriptions: 1. Test plan creation 2. Develop testbench, test cases, reference model, coverage model and regression suite 3. Run RTL and gate level simulation, debug failures, manage bug tracking 4. Drive and achieve coverage closure (MD17C0031)

工作項目： 1. 先進製程 IO pad 電路設計, ESD 問題排除. IO pad SI/ PI 分析。 2. 特殊用途/ 規格 IO 的規格分析，電路設計與開發。 應徵條件： 1. 碩士以上；電機電子相關系所畢業，曾修習電子電路設計。 2. 工作經驗：具備GPIO或DDR IO 電路設計經驗為主, 若有半導體物理, ESD/Latch-up 問題處理經驗尤佳。 3. 年資不限, 有經驗優先考慮。

工作項目： 1.PHY (2.5G/10G...) driver developing 2.SoC/BSP peripheral driver developing 3.Switch functions developing 4.Platform and open source developing and maintain, include Linux kernel, lib, open domain utility/software 應徵條件： 1.學士以上;電信工程、電控工程、資訊工程、資訊科學、自動控制、通訊工程、以及相關科系畢業為主 2.具3年以上作經驗 3.具備： 1)C programming 2)Embedded system programming(include linux) 3)Linux kernel and application programming 4)TCP/IP stack 5)Data structure,OS,Algorithm 6)Unit Test

工作項目： DDR/SI/PI 的驗證與分析工作，包含 : 1.DDR IP (Controller) Verification and Analysis. 2.PCB/Package Layout Review and Assistance. 3.Signal Integrity(訊號完整度) and Power Integrity(電源完整度) Basic Check and Analysis. 應徵條件： 1.碩士以上;不拘相關科系畢業為主

工作項目： 1. High-Performance CPU/GPU Timing & Power Integrity Signoff 2. High-Performance CPU/GPU Post-Silicon Validation & Debug, Sim-to-Silicon Correlation 3. 協同開發 CPU/GPU Advanced DFT, On-Chip PVT Sensor, Performance Improvement & Power Management 等先進技術 4. 支援產品 SoC Projects，協同執行 High-Performance CPU/GPU 專案開發，導入先進 IP 及技術 應徵條件： 1. 碩士以上；電機、資工、電子相關科系畢業為主。 2. 熟悉 SoC Integration & Design Flow、Frontend/Backend/DFT/Timing/IR Drop/Power Analysis EDA Tools。 3. 有 ARM Cortex-A CPU/Subsystem Design/Integration/PPA Optimization/Sign-off 經驗尤佳。 4. 有 Chip-Level, Package & PCB Power Integrity Optimization 經驗尤佳。 5. 有On-Chip PVT Sensor 開發經驗尤佳。 6. 有Post-Silicon Validation, Debug 及 RMA 分析經驗尤佳。 7. 積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU/GPU Technology 有興趣者。

工作項目： SOC/IP(DDR/eMMC/SD card/Nand)驗證. 應徵條件： 1. 學士以上; 電機工程、電信工程、電子工程相關科系畢業為主。 2. 具 SOC/IP(DDR/eMMC/SD card/Nand)驗證相關經驗者為佳。

工作項目： 1. 開發FTL與客戶客製化需求。 2. 支援新NAND開發。 3. 支援客戶量產問題。 應徵條件： 1. 碩士以上; 電機工程、電子工程、資訊工程相關科系畢業為主。

工作項目： 1. Finding solutions for creative applications. 2. RTL coding for function implementation, including simulation. 3. Discuss function spec with system designer 4. Architecture planning for circuit design. 5. Completing front-end design flows, such as synthesis, linting, asynchronous checking, STA and so on. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 經驗不拘，具二年以上相關工作經驗者尤佳。 3. 對所有視覺相關產品有熱情、有想法。 4. 熟悉以下 HDL/Tool(愈多項或單項愈熟尤佳)： verilog, verdi, LEC, linting, perl, synthesis, static timing analysis, Clock tree architecture. 5. 對以下領域有了解更佳(不必全部)： 5.1 Video codec(AVS3, AV2, VP9, HEVC, H.264, and etc.) 5.2 High speed interface, such as HDMI, DDR, USB, and so on. 5.3 Image/Video processing. 5.4 CPU, GPU, and NPU.

工作項目： 1. Lead and manage all Realtek‘s commercial activities including engaging in various stages of the sales cycle, setting up account strategy, executing the account plan, developing multi-level customer relationship across functions of product planning, procurement and senior management, to meet or exceed annual and quarterly revenue and design targets, along with business objectives. 2. Identify the key solution and product requirement from project development and design win perspective and promote Realtek‘s solution advantage. 3. Clearly articulate customer needs, along with industry trends to sales management and Realtek product lines. 4. Understand the competitive landscape, obtain feedback and work with PMs/engineering teams to provide our offerings to customers. 5. Focus customers from various market segments: IOT, Distributor&Sales Representative, Automotive, Home Networking. 6. Legal Agreement Handling such as NDA, Purchasing Agreement and MOU. 應徵條件： 1. BS in engineering or business required, advanced degree (i.e.) MBA/MS desired. 2. 5-10 years of strategic account(OEM/ODM/Telco/MSO) sales experience in semiconductor or RF/networking/carrier industry, specifically managing foreign accounts. 3. Must be fluent in written and spoken English & Chinese. 4. Multi-cultural experience is desirable. 5. Must demonstrate ability to address multiple product lines and product segments. 6. Experience and knowledge of key account inner organization to work with the influencers, blockers, and decision makers. 7. Ability to present a compelling business case to internal and external. 8. Great Interpersonal Skill and Ability to work cross departments and product groups.

工作項目： 1. FinFET製程記憶體設計開發。 2. 客製化記憶體設計開發。 3. 支援記憶體智財量產性能,良率提升。 應徵條件： 1. 碩士以上; 電機工程、電子工程相關科系畢業為主。 2. 熟悉 Hspice, Spectre, XA, Solido等 simulation tool, Virtuso, Laker等 layout tool. 3. 具3年以上下列經驗之一者為佳 (1) 熟知 CMOS元件與 SRAM/其他記憶元件特性。 (2) 熟稔並執行過 SRAM/CAM電路開發工作。 (3) 具 FinFET電路設計與佈局設計經驗。

工作項目： 1. DDR、TV/Mag SD 系統開發、驗證、量產 2. DDR、TV系統客戶問題支援 3.系統SI分析 應徵條件： 1. 大學以上；電機、電機與控制、自動控制、通訊工程、電信、資訊工程、電子、動力機械相關科系畢業為主。 2. 熟悉OrCAD, C, device driver。 3. 具2年以上DDR3/4, LowPower DDR IC 等系統開發驗證及測試相關經驗者為佳。

• 工作項目： -負責法令遵循之處理與管理，涵蓋隱私權保護及相關法令、出口管制等。 -支援訴訟案件及爭議處理。 - 提供法律意見及解決方案、風險管理及其他事項。 • 需求條件： 1. 教育背景 - 大學(含)以上法律系畢業，具備碩士及/或LLM相關學位等進修背景者佳。 2. 工作經驗 - 具備 5 年以上企業法務部門（In-House）或法律事務所（In-Firm）的實務經驗。 - 擁有 3 年以上處理法令遵循及爭議案件的經驗。 3. 溝通與語言能力 - 雙語溝通： 必須精通中、英文（聽說讀寫流利）。 - 專業表達能力： 具備卓越的團隊合作、口頭表達及專業法律書面寫作能力，能直接與國外外部律師及公司高階主管進行深度的英文戰略討論。 4. 專案控管特質 - 具備極強的主動積極性（Proactive），能於緊湊且高壓的訴訟時程下進行多工處理（Multi-tasking），確保穩定且高品質的產出。 - 具備豐富的外部律師事務所（Outside Counsel）協作與管理經驗；能建立法令遵遁架構並執行該架構，並有效控管訴訟預算。 - 對新興及複雜的科技，具備極高的學習熱忱與快速理解能力。

1.大學以上電機、電信相關科系畢業 2.工作項目:Wireless Lan demo board design, system integration and verification, auto-testing programming

工作項目： 1. DDR IP(Controller) Verification and Analysis. 2. PCB/Package Layout Review and Assistance. 3. Signal Integrity(訊號完整度) and Power Integrity(電源完整度) Basic Check and Analysis. 應徵條件： 1. 碩士以上; 電機、電信相關科系畢業為主。

工作項目： 1. WiFi 7 GMAC IP開發. 2. WiFi 7 Data CPU and GMAC IP data path offload Design spec. 3. 開發 WLNIC GMAC以及 Host端 NE/PE電路去新增 Wlan datapath的相關控制 module (e.g. 處理 RX re-ordering module)以達到讓 WiFi & NE可以高度整合，做 datapath上的 direct forwarding. 應徵條件： 1. 碩士以上; 電機工程、電信工程、資訊工程相關科系畢業為主。 2. 具2年以上下列工作經驗者為佳： 2.1 Familiar with HW/SW ARCH of GMAC/NE/Switch IP. 2.2 Familiar with create new design specification for GMAC/NE/Switch IP. 2.3 Familiar with FPGA verification and debug.

工作項目： 200G/400G/800G Ethernet Switch硬體系統設計。 應徵條件： 1. 學士以上; 電機、電信、電控、電子、資訊、通訊等相關科系畢業為主。 1. 具5年以上高速 Ethernet Switch(200G/400G/800G/PAM4)硬體系統設計開發驗證經驗。 2. 熟悉高速訊號系統 NRZ與 PAM4 Serdes量測或模擬，與 compliance驗證流程之實務經驗。 3. 具制定與執行高速介面 NRZ/PAM4 serdes test plan之能力。 4. 具備機架式產品或伺服器/資料中心 module產品經驗尤佳。 5. 具備各種高速 Serdes介面，如 PCIE4.0/5.0/6.0、USB3.1/4.0之產品實作測試經驗尤佳。 6. 具備理解 IC內部不同介面運作原理、debug或參數調整能力尤佳。 7. 具備理解 PAM4 DSP架構運作原理與處理實務之能力尤佳。 8. 熟悉 OrCAD、PowerPCB/Allegro Layout。

工作項目： 1. Software and utility development for ARM Architecture based Complex CPU Subsystem Platform 2. CPU function validation and testing software development 3. CPU post-silicon issue analysis, debug & resolving 應徵條件： 1. 碩士以上; 資訊工程、資訊科學、電機工程、電子工程等相關科系畢業。 2. 熟悉 ARMv7/v8/v9-A CPU 架構，有 ARM Cortex-A CPU system software 經驗尤佳。 3. 熟悉以下經驗者： (a) CPU 之系統程式或工具開發。 (b) CPU/OS之 debug 及問題分析。 (c) CPU post-silicon issue analysis, debug & resolving。 (d) 具備 Verilog RTL 及相關工具軟體開發經驗。 4. 積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU Technology 有興趣者。