求職議題專區

青松健康是台灣第一家掛牌上市的長照公司，致力於打造線上化、高效能的照護環境。 我們導入系統化管理，減少繁瑣人工作業，讓護理人員能專注本職、準時下班。 在這裡，我們重視團隊合作與專業分工，營造溫暖、正向的工作氛圍。 您不僅能充分發揮護理專業，更能享有完善福利與工作生活的平衡。 無論是經驗豐富的護理前輩，或是剛畢業的新鮮人，青松都誠摯歡迎您的加入。 【加入青松，您值得最好的！】 我們深知護理人員的辛勞與付出，因此提供一系列極具競爭力的薪資與福利， 除了月薪外還有以下福利，讓您的努力獲得實質的回報 ● 高額簽約獎勵金：最高達10萬元，讓您入職即享豐厚回饋！ ● 三節獎金：每節6,000元，讓您年節荷包滿滿。 ● 年終獎金與分紅：與公司一同分享營運成果，年終獎金另計，更有機會參與分紅，共享青松的成長。 ● 護師節獎金：感謝您的辛勞付出，專屬護理師的節日獎勵。 ● 長期保障與成長共享：提供員工認股機會與員工持股信託制度，讓您不只是員工，更是企業的夥伴，與青松一同茁壯、共創未來。 ● 優渥福利：員工聚餐、尾牙（代金）、教育積分補助、員工制服、免費定期健康檢查、介紹獎金、創新獎金、以及認股機會，讓您成為青松的一份子。 ● 租屋補助：符合資格者享有租屋補助；外縣市就業同仁，符合規定可申請租屋補助，協助您安心就業、穩定生活。 【工作內容｜您的專業，我們的驕傲】 身為青松健康的護理人員，您將是長輩們身心健康的守護者，更是串聯起各方資源的關鍵橋樑 ● 全方位健康評估：負責住民身心狀況評估與掌握。 ● 跨專業照護：與團隊共擬客製化照護計畫。 ● 完善用藥管理：管理用藥、飲食及就醫安排。 ● 日常照護與觀察：日常巡察、照護與生命徵象記錄。 ● 溝通協調核心：作為醫療體系、家屬親友及住民之間的溝通橋樑。 ● 環境安全維護：協助單位環境安全與設備維護。 【工作型態】 固定日班，讓您能更好地規劃生活，擁抱家庭時光！ （假日偶需輪值） 【工作地點】 法人烏日青松 : 台中市烏日區公園二街67號 法人公園青松 : 台中市烏日區公園二街71號 現在就是加入台灣長照產業領導品牌的最佳時機！ 在青松健康，您的專業將被看見，您的價值將被肯定，您的生活也能獲得更好的平衡。 期待您的加入，與我們一同為台灣長照服務寫下新的里程碑！

1. 負責一般文書資料處理及歸檔工作。 2. 協助處理工務行政工作。 3. 文件或資料輸入建檔處理。 4. 協助採購發包資料蒐集與整理。 5. 協助主管交辦事項。

物流中心是一個以「貨品集散」為核心的場所，負責商品的收貨、儲存、分揀、 加工與配送，確保貨物能高效率、準時、正確地送達客戶。 在這裡我們以效率分工、共同投入，讓你不需要單打獨鬥，只要彼此相挺就能面對每次挑戰。 1. 提供使用 WMS 系統回報作業情況，提高效率與準確度 2. 倉儲貨物之入庫、撿貨、加工、出貨、返品等現場作業執行及進度回報 3. 異常作業差異排除，提升問題解決與流程改善能力 4. 定期/臨時庫存盤點、進入各家品牌核心看到 5. 遵循SOP培訓快速上手，一同輔導現場派遣人員作業 6. 其餘主管交辦事項 這不只是養家糊口的工作，而是一段可期待的職涯開端。 透過具象化的物流，我們連接的不只是食衣住行，期待的正是隱藏潛力即將萌芽的你！

1.熟悉WMS系統作業 2.客戶聯繫與客訴處理 3.深入思考並改善工作流程 4.口條清晰，具備積極和親和力 5.細心謹慎處理訂單和善於處理客戶情緖 6.具良好的服務概念及重視團隊工作精神 7.主管交辦事項 8.配送改善提案及製作報告 (擅長電腦文書作業者優先錄取)

工作項目： 1、ADC design 2、DAC, TX class AB output, line driver design 3、Automotive IP development 4、Automotive project leader

工作項目： 1. 切換式電源穩壓器設計。 2. 線性穩壓器設計。 3. 充電器設計。 應徵條件： 1. 碩士以上; 電機、電機與控制、自動控制、 通訊工程、電信、電子科系為主。 2. 具 SIMO/Fast transient response/Low quiescent current/High PSRR設計經驗者尤佳。

工作項目： 負責Audio產品之類比IPs研/開發, ex. ADC/DAC/HP/Class D/Power等IPs。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程等相關科系畢業為主。 2. 具8年以上有Audio產品的類比IPs研/開發經驗。 3. 具5年以上 ADC/DAC/HP/Class D/Power等IPs設計經歷者尤佳。

工作項目： 嵌入式多媒體軟體開發 1. 開發與移植多媒體軟體平台 2. 嵌入式系統架構移植 3. 分析及改善多媒體系統效能 應徵條件： 1. 具Linux embedded system 軟體開發經驗 2. 熟悉 C/C++, makefile. 具python/Java開發經驗 3. 熟悉webkit/web app framework 者尤佳 4. 具多媒體軟體開發經驗 (MD17A0020)

工作項目： 1.熟悉CMOS 射頻或類比混合訊號電路設計, 如 PA/LNA/VCO/PLL/LPF…等電路 2.具備RF Transceiver架構及系統知識. 應徵條件： 1.碩士以上;電機工程、電信工程、電控工程、電子工程相關科系畢業為主 (MD17B0001)(MD17C0025)

職稱：微處理器設計工程師(Processor Design Engineer) 徵才條件： 1. 碩士以上電機資訊相關科系畢 2. 熟悉 Verilog RTL 及 Synthesis, Simulation 等相關 IC Design Flow 3. 熟悉 Computer Architecture 4. 有下列經驗者更佳： (1)Microprocessor或DSP相關硬體設計 (2)On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計

工作項目： Verification for a CPU design project, which includes: * Responsibility for test plans, testbench documentation and implementation. * Use SystemVerilog language, SVA and UVM methodology for block and top level verification. * Apply formal property checking/formal verification methodologies * Understanding of the fundamentals of computer architecture 應徵條件： 1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 具相關工作經驗者尤佳。 (MD1570002)

工作項目： 1. HS design verification. 2. 開發 USB3.2及 PCIe4.0 3. DV協助 HS & RFC. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、自動控制、通訊工程相關科系畢業為主。 2. 具 HS/SERDES/DSP相關電路設計經驗者尤佳。 3. 具 design verification經驗者尤佳。

工作項目： Design block integration / clcok-gen structure design / synthesis / timing analysis / LEC / scan-insert. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程、資訊科學等相關科系畢業為主。 2. 具2年以上 SoC整合或 synthesis/sta等相關經驗者為佳。

工作項目： 1. SOC integrator! A challenging job for integrating the designs from over 100 digital designers and tens of analog designers. A challenging job of using deep submicron process. 2. Building & Improving the standard environment for digital designers to run front-end flow, such as synthesis, STA analysis, linting, and so on. 3. Cooperating with APR designers for backend timing closure. 4. Block / Whole-Chip CTS (Clock-tree Synthesis) analysis and improvement. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 熟悉 verilog, verdi, STA, synthesis. 3. 具 CTS(Clock tree synthesis) Design/Debug經驗者尤佳。 4. 會寫 script如 perl者更佳。 5. 具六年以上相關工作經驗。

工作項目： 1. ARM Architecture based Complex CPU Subsystem Platform Design & Integration, Add-on Features Enablement and IP Development 2. SoC Architecture Exploration, Performance Projection and Bottleneck Analysis 3. Benchmark/Power Characterization on Emulation Platform, Result Analysis and Optimization 4. CPU Architecture/Micro-architecture Research 5. Involvement of Post-silicon Bring-up and Debug 應徵條件： 1.碩士以上；電機、資工、電子相關科系畢業為主。 2.具IP開發經驗，熟悉 SoC Integration & Design Flow、Frontend Timing/Power Analysis EDA Tools。 3.熟悉ARMv7/v8-A CPU 架構及AMBA protocol，有 ARM Cortex-A CPU/Subsystem Design/Integration/PPA Optimization/Sign-off 經驗尤佳。 4.具Emulation platform (Zebu, Palladium)經驗尤佳。 5.有 Low Power Design & Verification、Post-Silicon Validation & Debug 經驗尤佳。 6.積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU Technology 有興趣者。

工作項目： 韌體撰寫及解決客戶問題 應徵條件： 1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程相關科系畢業為主 2. 熟悉 C語言 3. 熟悉 Orcad

工作項目： 1. 執行 system team之工作。 2. 負責 TV certification測試，以及測試一些系統tool、分析效能，幫忙複製問題並進行問題初步整理及分析。 應徵條件： 1. 專科以上; 電機工程、電信工程、電控工程、資訊工程、資訊科學、自動控制等相關科系畢業為主。 2. 具基本程式概念，有編過code、寫過code及1年以上相關經驗者為佳。 月薪：29,500元~52,000元。

工作項目： 1. FinFET製程記憶體設計開發。 2. 客製化記憶體設計開發。 3. 支援記憶體智財量產性能,良率提升。 應徵條件： 1. 碩士以上; 電機工程、電子工程相關科系畢業為主。 2. 熟悉 Hspice, Spectre, XA, Solido等 simulation tool, Virtuso, Laker等 layout tool. 3. 具3年以上下列經驗之一者為佳 (1) 熟知 CMOS元件與 SRAM/其他記憶元件特性。 (2) 熟稔並執行過 SRAM/CAM電路開發工作。 (3) 具 FinFET電路設計與佈局設計經驗。

工作項目： 1. DDR/eMMC/SD/NAND IP function spec制定與驗證。 2. CP/FT pattern for MP. 3. Customer issue and RMA處理。 應徵條件： 1. 學士以上; 電機工程、電子工程相關科系畢業為主。 2. 具2年以上 TV IC驗証/系統(HW)設計相關經驗者為佳。

工作項目： 1. PQ調校。 2. driver/測試程式撰寫。 3. 光學量測及校正。 應徵條件： 1. 碩士以上; 電子、電機、資工、電信、電控、資科、動力機械、自動控制、機械系控制組等相關科系畢業為主。 2. 熟悉 C, C++, Python. 3. 具1-2年以上 TV, panel, 色彩, AI-CNN相關影像處理經驗者尤佳。