交大專區

1.具傳統車床技術經驗者優 2.判斷金屬材料性質和工作性質，以選擇適當之刀具 3.檢查工件藍圖和規則 4.清理機器及上油，從事簡易機件製作與加工修配工作 5.處理主管交辦事項

測試、安裝、建置、維護企業資安設備及系統，如：防火牆（Firewall）、入侵偵測防禦系統(IPS) … 等資安設備。 ※薪資依學經歷敘薪

夾治具製圖，熟NX UG，能獨立作業佳

塑膠模具製圖，熟NX UG，能獨立作業。

1.電腦製圖(AutoCAD)鐵塔現寸放樣(80％) 2.NC資料建立(10％) 3.須配合現地勘查 4.做為儲備幹部訓練 ––––––––––––––––––––––––––––- 新進人員五年內，每年調薪 年薪約14個月~17個月(依公司營運狀況及個人表現調整) ––––––––––––––––––––––––––––-

1.自動化光學檢測設備其視覺開發及檢測應用。 2.自動化設備視覺之調整測試及修正。 3.視覺演算法開發與優化。 4.專案維護管理。

我們是一家專注於提供全方位空調、水機電工程與消防系統保養服務的專業公司，主要服務對象為住宅社區、商業大樓及工業設施，旨在為客戶提供高效且可靠的系統維護方案。 【社區大樓機電，消防，污水維護保養】 工作內容： 1. 定期對社區內之機電、空調及消防設備進行檢查、保養與維修，以確保系統正常運作。 2. 負責進行水電管線與機電設備的佈置、安裝及維護。 3. 根據操作手冊或規範，檢查並維護消防設備，如滅火器、消防栓、警報系統等，確保符合相關法規標準。 4. 針對客戶提供技術支援，進行設備異常排除及系統調整。 5. 根據設備運行情況，提出系統優化或更新建議，提升能源使用效益。 6. 監控並分析水電及空調系統的能耗數據，提供改善建議。 7. 記錄每日工單與檢修報告，確保作業過程透明、可追蹤。 8. 協助專案規劃與執行，例如設備改建或升級工程。 我們期待有志於機電消防相關領域的專業人士加入我們的團隊，助力我們為客戶提供一流的服務，共同打造安全、舒適、高效的生活與工作環境。立即投遞履歷，我們期盼您的加入！

1. 依據電路圖進行配電盤設計、組裝及配線施工作業，確保施工準確性。 2. 執行現場電線鋪設與佈線工作，嚴格檢查以符合法規及設計要求。 3. 熟練操作測試儀器進行電路信號檢測及故障排除，提升系統穩定性。 4. 配合專業技能訓練，學習並掌握電力機械設備安裝與維修技術。 5. 協助現場設備運行調試，檢測並確認符合操作標準。 6. 優化電路圖修改與規劃，確保電力系統佈局合理性及可行性。

沖壓模具繪圖設計，需熟AUTOCAD軟體

工作項目： 協助測試, 焊接, 量產 PCB維護。 應徵條件： 1. 專科以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程相關科系畢業為主。

工作項目： 負責下列工作之一 1. SoC 平台開發及產品線支援。 2. 微處理器開發。 3. 低功耗軟體平台開發。 應徵條件： 1. 碩士以上；電機、資訊科學、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL及Synthesis, Simulation, Verification 等相關 IC Design Flow. 3. 熟悉 Computer Architecture 4. 具下列經驗者尤佳: (1) On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計 (2) Embedded system軟體開發 (3) ARM CPU 與 ARM/Imagination GPU 整合 (MD1430014)

Job function: 1. Work with Digital Design team for Physical Design of SoC chips including top level floor planning, block partition, timing budgeting, power planning, block integration, whole chip timing closure, and tape out. 2. Responsible for physical design methodology research and development. 3. Cross site projects coordination and management. Requirement: 1. MS with 5+ years of experience in Physical Design. 2. Familiar with Unix/Linux environment and scripts. 3. Familiar with ASIC design flow. 4. Familiar with Physical Design EDA tools. 5. Good communication and team working skills. 6. Experience in handling large scale SoC chip implementation is a plus.

Key qualifications: 1. Master degree or above with EE or CS background 2. Familiar with SystemVerilog and Verilog 3. Exposure to OVM/UVM/VMM methodology 4. Exposure to constrained-random based verification environment 5. Exposure to create coverage model and drive coverage closure in including code/functional coverage. 6. Be able to develop a test bench from scratch Preferred qualifications: 1. Familiar with PCI/USB/SATA/Serdes 2. Familiar with Bluetooth 3. Familiar with SOC bus fabric and AXI/AHB/OCP bus protocols 4. Familiar DDR2/3/4 5. Familiar with any type of flash memory 6. Familiar SVA 7. Familiar Formal verification methodology 8. Experience of writing bootloader for ARM/MIPS CPUs 9. Perl/Python experience Job descriptions: 1. Test plan creation 2. Develop testbench, test cases, reference model, coverage model and regression suite 3. Run RTL and gate level simulation, debug failures, manage bug tracking 4. Drive and achieve coverage closure (MD17C0031)

工作項目： 1. 設計2.5D/3DIC 封裝 2. 解決散熱問題與翹曲問題 3. Design Rule check 4. LVS check 應徵條件： 1. 具2年以上Info,Cowos 設計工程經驗者 2. 具2年以上EDA軟體解決Info/Cowos相關問題經驗者

工作項目： 1. 研發/導入Emulation/Prototyping技術。 2. Emulation Performance Optimization. 3. Validation Flow Optimization. 4. 自動化程式開發。 應徵條件： 1. 碩士; 電機工程、資訊工程相關科系畢業為主; 兩科系/領域都有學歷者佳。 2. 熟悉 Synopsys Zebu/HAPS or Cadence Palladium/Protium者佳。 3. 熟悉 IC Validation Flow or Software Bring Up Flow者佳。 4. 熟悉自動化 script語言(Ex: Python)者佳。

工作項目： 1.PHY (2.5G/10G...) driver developing 2.SoC/BSP peripheral driver developing 3.Switch functions developing 4.Platform and open source developing and maintain, include Linux kernel, lib, open domain utility/software 應徵條件： 1.學士以上;電信工程、電控工程、資訊工程、資訊科學、自動控制、通訊工程、以及相關科系畢業為主 2.具3年以上作經驗 3.具備： 1)C programming 2)Embedded system programming(include linux) 3)Linux kernel and application programming 4)TCP/IP stack 5)Data structure,OS,Algorithm 6)Unit Test

工作項目： Design block integration / clcok-gen structure design / synthesis / timing analysis / LEC / scan-insert. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程、資訊科學等相關科系畢業為主。 2. 具2年以上 SoC整合或 synthesis/sta等相關經驗者為佳。

工作項目： DDR/SI/PI 的驗證與分析工作，包含 : 1.DDR IP (Controller) Verification and Analysis. 2.PCB/Package Layout Review and Assistance. 3.Signal Integrity(訊號完整度) and Power Integrity(電源完整度) Basic Check and Analysis. 應徵條件： 1.碩士以上;不拘相關科系畢業為主

工作項目： 1. CPU & GPU Backend Implementation (APR) 2. CPU/GPU Backend Flow Development, Enhancement & Automation 3. Advanced CPU/GPU Technology Development: High-performance, Low Power, and PPA Optimization 應徵條件： 1. 碩士以上；電機、資工、電子相關科系畢業為主。 2. 熟悉 APR Tools (Innovus、ICC2、Fusion Compiler…)，有Synthesis、STA/IR Analysis、Physical Verification等相關經驗者佳。 3. 具備程式設計能力，熟悉 TCL/Perl/C++/Python。 4. 有 High Performance CPU/GPU APR經驗尤佳。 5. 個性積極負責、勇於迎接新挑戰，對於 High-Performance CPU/GPU Technology 有興趣者。

工作項目： 1. SOC integrator! A challenging job for integrating the designs from over 100 digital designers and tens of analog designers. A challenging job of using deep submicron process. 2. Building & Improving the standard environment for digital designers to run front-end flow, such as synthesis, STA analysis, linting, and so on. 3. Cooperating with APR designers for backend timing closure. 4. Block / Whole-Chip CTS (Clock-tree Synthesis) analysis and improvement. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 熟悉 verilog, verdi, STA, synthesis. 3. 具 CTS(Clock tree synthesis) Design/Debug經驗者尤佳。 4. 會寫 script如 perl者更佳。 5. 具六年以上相關工作經驗。