交大專區

太陽光電發電系統行銷推廣、規劃與服務。 除自行客戶開發外，公司亦會蒐集提供開發名單。 租用建築物屋頂(屋主免出資)、或業主自設,皆可開發。 協助公司處理相關行政事務。 主要的客戶群包括中部地區有透天厝的屋頂，公司廠房屋頂、任何合法建物、農地有特登之工廠。 本公司有提供保障底薪月薪資37K+開發獎金+加油卡。 ~~按開發成果提撥高額獎金~~。

工作項目： 投入10G/2.5G/Giga ETN及10G laser driver類比電路開發工作 應徵條件： 碩士以上;電機工程、電信工程、電控工程、電子工程相關科系畢業為主 熟悉PLL , ADC , DAC , PGA/CTLE 者尤佳

工作項目： 1.熟悉CMOS 射頻或類比混合訊號電路設計, 如 PA/LNA/VCO/PLL/LPF…等電路 2.具備RF Transceiver架構及系統知識. 應徵條件： 1.碩士以上;電機工程、電信工程、電控工程、電子工程相關科系畢業為主 (MD17B0001)(MD17C0025)

Joining in specification definition, designing verification platform, developing behavioral models, and responsible for system and functional verification

工作內容： 1. Linux based IP-STB software platform SDK驗證 2. RDK Video projects TDK (Test Development Kit)驗證 3. OTT application (Netflix/YouTube/Disney plus/…)產品整合 4. Validation of multimedia software development 5. 客戶IP STB專案問題查驗 應徵條件： 1. 對多媒體播放軟體有興趣者 2. 具shell script, C/C++經驗者佳

(1)MS degree or above with EE or CS background (2)1 year experience or above in IC design/verification (3)Familiar with SystemVerilog and Vera. Verilog or VHDL familiarity an advantage (4)Good knowledge on Wireless communication or architecture. (5)TCL/Perl coding experience is a plus

工作項目： 1. 建立IC設計後段驗證流程，並撰寫自動化程式。 2. 建立並維護DRC/LVS/SVS/LVL/ERC/PERC相關檔案及流程。 3. 分析並解決PV相關問題。 應徵條件： 1. 碩士以上；電機、電機與控制、電信、電子、資工、資訊相關科系畢業為佳。 2. 無經驗可；具相關工作經驗者佳。 3. 熟悉 Linux工作環境以及 TCL/shell script. 4. 熟悉 Calibre(含TVF及SVRF)或 ICV. 5. 熟悉 FinFET或 BCD製程為佳。

應徵條件： 1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL Design、SoC Integration & Design Flow、Frontend EDA Tools、Synthesis & STA Methodology、Low Power Design & Verification。 3. 具備 IP Integration、Hierarchical Implementation、Verification 能力；熟悉 TCL/Perl/C++/Python。 4. 英文能力良好，聽說讀寫精通。 5. 有 CPU、GPU、Multi-Core Processor Development 經驗尤佳，例如 Design/Integration/Synthesis/DFT/Timing Closure/Sign-off/Production 等。 6. 積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。 工作項目： 1. High-Performance CPU & GPU Frontend Implementation 2. Advanced CPU Technology Development: High-performance, Ultra-low Power, and PPA Optimization 3. Processor Frontend Development Flow Enhancement & Automation 應徵條件： 1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL Design、SoC Integration & Design Flow、Frontend EDA Tools、Synthesis & STA Methodology、Low Power Design & Verification。 3. 具備 IP Integration、Hierarchical Implementation、Verification 能力；熟悉 TCL/Perl/C++/Python。 4. 英文能力良好，聽說讀寫精通。 5. 有 CPU、GPU、Multi-Core Processor Development 經驗尤佳，例如 Design/Integration/Synthesis/DFT/Timing Closure/Sign-off/Production 等。 6. 積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。

工作項目： 1. High-Performance CPU/GPU Timing & Power Integrity Signoff 2. High-Performance CPU/GPU Post-Silicon Validation & Debug, Sim-to-Silicon Correlation 3. 協同開發 CPU/GPU Advanced DFT, On-Chip PVT Sensor, Performance Improvement & Power Management 等先進技術 4. 支援產品 SoC Projects，協同執行 High-Performance CPU/GPU 專案開發，導入先進 IP 及技術 應徵條件： 1. 碩士以上；電機、資工、電子相關科系畢業為主。 2. 熟悉 SoC Integration & Design Flow、Frontend/Backend/DFT/Timing/IR Drop/Power Analysis EDA Tools。 3. 有 ARM Cortex-A CPU/Subsystem Design/Integration/PPA Optimization/Sign-off 經驗尤佳。 4. 有 Chip-Level, Package & PCB Power Integrity Optimization 經驗尤佳。 5. 有On-Chip PVT Sensor 開發經驗尤佳。 6. 有Post-Silicon Validation, Debug 及 RMA 分析經驗尤佳。 7. 積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU/GPU Technology 有興趣者。

●學歷要求： 研究所以上畢業。 ●科系要求： 電子、電機、資工、通訊、電信、自動控制相關科系，或相關工作3年以上經驗者。 ●具下列任一條件者佳: (1) 具有音訊處理相關演算法經驗或濃厚興趣者 (2) 熟悉錄音工程與播放工程者 (3) 熟音訊編解碼理論者 (4) 熟語音訊號處理者 (5) 熟語音降噪、AEC、麥克風陣列者 (6) 熟 DSP 與音訊處理者 (7) 熟語音辨識演算法者 ●工作項目： 開發創新的音訊或語音演算法。

工作項目： 1. DDR/eMMC/SD/NAND IP function spec制定與驗證。 2. CP/FT pattern for MP. 3. Customer issue and RMA處理。 應徵條件： 1. 學士以上; 電機工程、電子工程相關科系畢業為主。 2. 具2年以上 TV IC驗証/系統(HW)設計相關經驗者為佳。

新產品分析方法開發 儀器分析 品質管理 與產品發及生產相關單位溝通協調

1.設備操作及維修及懂PLC 2.休假情形:以排休方式

1.一般氣體及特殊氣體管路系統配置 2.負責協助工地現場工作 3.肯學習者，有電焊、氬焊者經驗者佳， 需對工作熱忱耐心富責任感，及配合加班. 4.物料管理 5.刻苦耐勞 6.須穿著無塵服。 7.需配合加班。

結合特定產業應用之大數據資料，運用Open AI模型服務，發展具實務性之AI應用。 *薪資依學經歷敘薪

工作內容為 : 從事承包台電外線工作，舉凡建桿、架線、線路地下化等工程，隨著師父學習配電外線專業的技能，並且處理相關基礎的工作，進而了解材料的名稱 有室外工作經驗者尤佳，歡迎畢業生求職 請有意願應徵者自行連絡 黃先生 0939-837537 並至公司FB先行瀏覽工作內容，或FB搜尋【傑盛水電】 https://www.facebook.com/groups/221599091686515 工作不是投個履歷就好，還需要自己爭取

1. 依製令取料。 2. 操作油壓設備組立軸心。 3. 操作車床車削軸心。 4. 軸心動平衡校正。

工作項目： 負責數位電路自動繞線工作(P&R, Netlist2GDS)，包含 IR-Drop, DRC/LVS, SI, Timing Sign-off等。 應徵條件： 1. 碩士以上; 電機工程、電子工程，電信工程、電控工程、資訊工程、資訊科學、通訊工程等相關科系畢業為主。 2. 熟悉 Synopsys ICC2/PrimeTime, Cadence Innovus/Tempus, Redhawk, Calibre DRC/LVS, TCL/python/Perl。

【Job Responsibilities】 ◉ 與一線人員進行溝通、例行性設備維護 ◉ 例行性報表產出、機房設備管理、資訊及週邊設備採購 ◉ 熟悉FortiGate、SD-WAN、VPN、Router設定 ◉ VMware vSphere建置維護 ◉ Windows Server、Linux伺服器建置維護 ◉ 熟悉NAS使用、Veeam備份機制 ◉ 具機房及網路規劃管理經驗，提供改善計畫及建議 ◉ 監控系統網路運作及告警機制使用及維護經驗 ◉ Google Workspace使用及維護經驗 ◉ 協助公司專案、環境導入與更新 【Basic Skill】 ◉ 網路技術類：Fortigate Firewall、LAN、WAN、TCP/IP、Vlan、SD-WAN ◉ 基本維運技能： VMware ESXi、Hyper-V、Veeam、Splunk、Windows Server、Linux 【Better Professional】 ◉ 系統整合規劃經驗 ◉ 網路資安規畫經驗 ◉ 網路環境優化經驗 【Professional Attitude】 ◉ 卓越的配合度 ◉ 孜孜不倦的學習心態 ◉ 揮灑專業領域能力 ◉ 主動、不畏懼挑戰的你 ◉ 我們提供一個舞台，真心期盼您的到來