清大專區

【景碩科技最新廠，擴建廠需求，歡迎嚮往管理職發展的夥伴加入景碩】 1.先進封裝製程擴建及設備自動化連線串接。 2.全新生產製程導入規劃。 3.評估最適化之產品生產流程，制定製造程序及標準，提升製程良率及改善報廢。 4.先進封裝製程標準作業規範制定。 5.設備製程品質監控及預警系統建立。 【求職Q&A，您的疑慮，景碩先來幫您回答】 Q1:公司有提供宿舍嗎? A1:針對外縣市同仁或是居住地離公司25公里以上者，提供便利實惠套/雅房員工宿舍，每月僅需支付1200-1500元(依房型而定)，讓外縣市員工免煩惱，一卡皮箱即可輕鬆入住! *目前宿舍安排於桃園新屋廠區周邊，距幼獅廠約20分鐘左右車程，需自備交通工具代步。 *或可申請租屋補貼，可享有每月$4000元補助。 Q2:公司附近交通便利嗎? A2:幼獅廠周邊具幼獅交流道；幼獅廠距楊梅市區約5分鐘車程，距埔心市區約10分鐘車程，可輕鬆抵達楊梅或埔心鬧區。 Q3:面試前須準備什麼? A3:帶著一顆熱忱的心及優質的工作態度，讓景碩與您一同成長茁壯!!

1. 在AI產品上負責Memory IP上相關開發、熟悉軟/韌體、除錯、優化及測試等工作項目。 2. 負責IP SDK 與診斷程式開發。 3. 協同團隊共同完成系統雛型建立、驗證及性能優化與調適。 4. 達成客戶端產品導入，並支援產品量產工作。

1. Serdes/High speed interface related PHYD IP architecture planning. 2. Serdes/High speed interface related PHYD IP RTL coding. 3. Serdes/High speed interface related PHYD IP front-end and back-end integration. 4. Co-work with MAC design team and DV team for IP verification. 5. Co-work with Analog design team for PHY co-simulation.

1. 產品品質問題電性 / 物性分析 2. 產品測試機台操作和測試分析 3. 跨部門溝通以分析產品故障真因

1) 軟體層面的 Android 系統整合 2) Linux 系統軟體開發 3) Linux Kernel Driver開發

類比、射頻、3D-IC矽中介層等電路全客製化佈局設計及自動化流程設計

底薪＋個人獎金 A. 工作內容概述： 1. 長期品牌與商品經營策略規劃 2. 執行與追蹤各項績效目標，確保公司經營穩定成長。 3. 通路及商圈評估分析：保養品/芳香系列新品銷售 4. 國內外客戶開發 : 協助客戶解決問題及產品銷售 5.客源開拓：客群的開拓，增大客源 6.訂單追蹤，進出貨事宜，客戶關係管理，電商市場分析 7.主管交辦事項 B. 需要個人特質： 1. 具備獨立開發能力，客戶關係管理良好，對銷售產品市場有初步認識 2. 處理事情圓融，理解輕重緩急，優先順序 3. 指派任務接受度高，抗壓性強 4. 具良好溝通與人際交往能力，溝通協調及問題解決 5. 對數字敏感、細心、良好工作態度、責任感、學習意願高 6. 思緒敏捷，擁有能在快節奏環境中工作的能力 C.原則 1. 無論公司/個人都需持續不斷進步，需常態面對變化與挑戰 2.保養品/芳香產品市場保持高度興趣 3.保養品/芳香產品進出口經驗者尤佳 4.曾擔任通路相關產品採購/業務者尤佳

1. 協助工程師拆圖 ， 繪製零件表及 BOM表 2. 資料歸檔與文件整理 3. 主管交辦事項

• 參與奈光電半導體相關設備之研發、設計與測試 • 負責設備機構設計、光學模組整合、控制系統開發、製程參數調試 • 與跨領域團隊（機構、光學、電控、軟體）協作，完成系統設計模擬與實驗分析驗證，並溝通及與各單位協作。 • 撰寫技術文件與測試報告，支援專案開發與客戶導入。 • 分析並解決研發過程中的技術問題，提出改善方案

負責內部生成式人工智慧(GenAI)平台規劃與經營管理，包括功能應用策略及需求規劃、技術路徑發展、跨部門應用推廣、成本效益分析，確保內部生成式人工智慧平台能穩健營運並持續創新業務與營運價值。具體工作內容包括： 1.生成式人工智慧(GenAI)平台業務與營運需求管理 2.生成式人工智慧(GenAI)平台內部服務品質管理 3.整合企業內部生成式人工智慧(GenAI)資源與部門需求，推動應用落地 4.定期分析檢視生成式人工智慧(GenAI)平台應用成效，擬定應用策略 5.追蹤並導入GAI技術應用（如Prompt、RAG、MCP、多模態等）提升平台能力 6.協助跨部門使用者導入應用生成式人工智慧(GenAI) 7.擬定並維護平台內部控制與治理流程，確保AI應用符合法規與資安需求

• 此職位屬於聯發科技modem客戶工程團隊，該團隊任務為與內部研發團隊合作，支援全球一流智能手機客戶的無線通訊技術(包括LTE、5G Sub-6GHz和5G mmWave技術)。 • 此職位主要職責在與客戶合作過程中帶領技術討論，並與內外部不同團隊合作，共同討論並解決客戶問題、滿足需求。 • 此職位需具備深入研究技術問題、了解客戶需求分析與功能開發的能力及良好應變能力。 • This is an exciting role in the MediaTek wireless technology group within the modem customer engineering team working with internal R&D team and support tier-1 global smartphone customers in wireless technologies (LTE, 5G Sub-6GHz, and 5G mmWave technologies) • You will play a key technical role in working with internal and external stakeholders to lead technical discussion and drive customer issues to resolution. • This is a dynamic position that will interact and collaborate with different teams and site location. • Ability to deep dive technical issues, understand customer requirement analysis and feature development. Looking for 4G/5G Modem Protocol / System Engineer with technical breadth in the protocol stack.

加入德微、成就巍巍！ 1.開發潛在客戶，維護及管理原有客戶，達成公司營業目標 2.負責日常客戶聯絡與溝通、提供產品報價、展示，處理帳款回收相關事宜 3.協調客戶與工廠生產計劃 4.察覺客戶交易異常狀況，負責客訴問題之處理 5.相關業務報表分析製作 ※ 此職務需開車公出，須備有汽車駕照及實際上路經驗。

1. Work with design teams to do performance sign off in pre-silicon stage 2. ESL platform and simulation/emulation technology development. 3. Model development (includes behavior modeling/ cycle approximate modeling)

1.PCB 電路及layout 的設計及驗證 2. 客戶端平台之開發驗證

1. LCD Monitor IC相關的韌體開發 2. 影像處理相關應用與支援客戶產品開發 3. LCD Monitor周邊軟體tool開發

1. Work on 3~7nm design implementation, methodology, and sign-off 2. Perform synthesis, DFT, floorplan, clock planning, place and route, timing closure, ECO, IR signoff, and physical verification 3. Manage schedule, resolve design and flow issues, drive methodologies and execution

1、數位收付整合服務審核作業。 2、數位收付、繳費稅相關帳務作業。 3、數位收付營運及帳務流程優化改善建議。 4、跨部門溝通協調、協助處理數位收付營運作業問題。 5、協助防洗風控相關報表作業。 6、落實個資保護及完成主管交辦事項。

• Define GPU compiler software architecture and interfaces. • Development/implement GPU compiler pipeline, linking and various optimizations/transformations. • Collaborate with Driver team, HW team to implement new API & HW features. • Collaborate with Driver team, HW team to improve/tune performance & power consumption. • Execute & deliver to meet milestones/schedules. • Analyze and debug code generation issues. • Construct reliable & trustable relationships across teams internally & externally.

• Work with the architecture/micro-architecture/design teams to do white box testing. • Create testplans based on the micro-architecture document with the design team. • Build, maintain and upgrade testbenches and their components using UVM-based methods. • Build custom BFMs for co-sim based module level verification. • Add assertions and checkers to facilitate verification. • Work with the design team to do module level formal verification. • Create controlled random testcases. Pre-debug and provide debug reports. • Check functional coverage and code coverage.

1. DFT architecture exploration & evaluation for next-gen process node & package technology of MediaTek: * Scan chain insertion & ATPG pattern generation * Pattern validation through simulation & silicon analysis(pass/fail, shmoo, fail log, etc.) * Diagnosis to help manufacture process improvement 2. Co-work with SoC architect, RTL designer, physical design engineer, and package engineer to define best architecture for 3D-IC: * PPA(Performance/Power/Area) impact analysis & mitigation via DFT innovation * Develop & integrate DFT-related RTL design modules to test chip