清大專區

About the Role: Bring your GPU driver expertise and work closely with our Architecture and Micro-architecture teams. In this role, you will contribute across the GPU software stack and help extract maximum performance from the silicon while supporting the development of our next-generation GPU designs. This is not a siloed driver role. You will have opportunities to work across industry-standard graphics and compute APIs, kernel-mode drivers, GPU firmware, performance optimization, and hardware/software integration. What You‘ll Do — The Full Stack: • API Layer: Develop, debug, and optimize features for industry-standard APIs including Vulkan, DirectX, OpenGL ES, and OpenCL. • Kernel & Firmware: Work on kernel-mode drivers and GPU firmware to improve hardware control, stability, scheduling, memory management, and execution efficiency. • Performance: Analyze and optimize bottlenecks across the stack, including driver overhead, memory bandwidth, GPU scheduling, compute throughput, and power/performance tradeoffs. • Cross-Team Collaboration: Work closely with Architecture, Micro-architecture, Compiler, and GPU Model teams to validate GPU behavior, debug complex issues, and improve software/hardware interaction. • System-Level Debugging: Investigate issues across user-mode drivers, kernel-mode drivers, firmware, and hardware models to improve stability, correctness, and performance. Why This Role? • No Silos: You are not restricted to only one layer of the stack. You will have the opportunity to work across APIs, drivers, firmware, and performance. • Hardware-Software Impact: Your work will help the software stack fully utilize GPU hardware capabilities. • Next-Gen GPU Exposure: You will collaborate with architecture, compiler, and modeling teams on technologies that shape future GPU products. Ready to work across the entire GPU stack? Apply today.

Role and Responsibilities • Responsible for GPU cluster uArch specification, PPA (power, performance and area) optimization for industry-leading GPU hardware IP • Collaborate with Arch/Model/SW team, develop cluster level HW specification that meets feature functionality and PPA metrics • Collaborate with Arch/SW/Design team to identify and solve performance bottlenecks, power/area inefficiency issues • Guide IP design process all the way from RTL coding, verification to tape out and post-silicon debug • Proficiently use AI agent and tools to improve RTL coding, function debug and PPA analysis productivity • Execute & deliver to meet milestones/schedules. • Analyze and debug code pre-silicon and post-silicon issues. • Analyze and influence future GPU architectures. • Construct reliable & trustable relationships across teams internally & externally. • Delivering best in class GPU IP for mobile, automotive, laptop and ASIC applications

1. CPU system design and performance analysis 2. AMBA System bus architecture and integration 3. IP and system design and verification

1. Familiar with chip digital design flow, including RTL integration, simulation, STA, power analysis 2. Basic knowledge of analog design 3. Mixed signal design experience is a plus. 4. SoC architecture exploration and performance analysis experience is plus. 5. Post-silicon mass production experience ((Ex: DFT, CP, FT)) is a plus. 1 . 熟悉數位IC整合流程, 包含RTL, 模擬, 時序分析, 功耗分析, 2 . 具類比IC設計的基本知識 3. 混和訊號IC設計經驗是加分項 4 . 系統架構分析經驗是加分項 5 . 具IC量產相關經驗(Ex: DFT, CP, FT)是加分項

We are looking for talented engineers to join our GPU Architecture team. In this role, you will be at the forefront of defining the next generation of mobile high-performance GPUs. You will be responsible for developing a C++ based model, which serves as the primary tool for architectural exploration, bottleneck analysis, and performance projection before silicon availability. Whether you are a fresh graduate with a strong passion for computer architecture or a seasoned veteran in performance modeling, we invite you to help us push the boundaries of graphics rendering and compute efficiency.

職位與職責： 1. 定義 GPU 編譯器軟體架構及介面。 2. 開發/實作 GPU 編譯器流水線、連結以及各種最佳化/轉換。 3. 與驅動程式團隊及硬體團隊合作，實作新的 API 與硬體功能。 4. 與驅動程式團隊及硬體團隊合作，改善/調整效能與功耗。 5. 執行並交付專案，以達成里程碑與進度要求。 6. 分析並除錯程式碼生成相關問題。 7. 分析並影響未來 GPU 架構的設計。 8. 與內部及外部團隊建立可靠且值得信賴的合作關係。

- Optimize GPU performance, area/power for representative workloads (graphics and compute) from the perspectives of memory sub-system, low-power design/policy and implementation strategy. - System modeling framework to simulate hardware with different accuracy/throughput tradeoffs at different stages of the design; supervise Performance/Power/Area investigation/validation and facilitate architecture/design decisions

• 主導 6G 頻譜接取（spectrum access）、初始接取（initial access）、能源效率（energy efficiency）或 MIMO 等技術的開發與 3GPP 標準化，推動功能從概念落實至正式核定的規格。 • 在 3GPP 及其他標準組織中撰寫並推動技術提案（contributions），並凝聚共識以促成其採納。 • 爭取並擔任 3GPP 關鍵領導職位——包含 feature lead 與 rapporteur——並代表公司策略性競選。 • 跨 3GPP 各工作組（working groups），以及在標準化團隊與產品實現團隊之間進行協作，確保技術可行性與設計一致性。 • 指導資淺工程師熟悉標準化流程與技術開發。

車用電源系統，車用電子，12V or 48 V 等產品的系統電源設計/驗證之電源應用工程師，需與Designer 、PM、SW 等單位討論系統的電源設計的競爭力的分析，並驗證系統Power solution，撰寫design note 等文件，協助處理客戶開案並量產的相關系統電源問題。

車用IC 於座艙系統的硬體PCB module應用開發事項，針對SOC system on module board 的PCB 開發。負責PCB Module 的電路設計，Layout 相關的review, 並基於Module 的DFM rule產出相關的設計文件。

在系統級封裝（SiP）與 PCB 佈局的極早期階段，就將 EMC 對策融入設計中。您將與 IC 設計、封裝、軟韌體及功能安全（ISO 26262）團隊緊密合作，確保我們的產品能一次性通過全球最嚴苛的 Tier-1 與車廠認證標準。 關鍵工作內容 (Key Responsibilities) 1. 系統設計 (Board Co-Design for EMC)： • 設計與優化電源分配網路（PDN），制定去耦電容（Decoupling Capacitor）的佈局與選型策略，從源頭降低電磁輻射（EMI）與提升耐受性（EMS）。 2. 先進電磁模擬與預測 (Advanced EM Simulation)： • 在投片（Tape-out）與洗板（PCB fabrication）前，利用 3D 電磁模擬軟體（如 Ansys, CST）進行系統級的輻射與傳導雜訊模擬分析，提前發現並消除潛在的 EMC 風險。 3. 車規標準合規與驗證 (Automotive Standard Compliance)： • 確保產品符合全球車規 EMC 標準，包含 CISPR 25, ISO 11452, ISO 7637, ISO 16750 以及各大車廠（OEM）的客製化規範。 • 將系統級（System-level）的車規要求，向下拆解並定義為 IC 與 SiP 模組級（Component-level）的設計規格。 4. 實驗室除錯與跨部門技術指導 (Debugging & Cross-functional Leadership)： • 帶領團隊在無響室/電波暗室進行產品測試。當面臨 EMI/EMS 挑戰時，能迅速進行根因分析（Root Cause Analysis）。 • 提出軟硬體整合的解決方案（例如指導韌體團隊設定 Spread Spectrum Clocking, SSC 展頻技術，或調整硬體濾波器），並驗證其有效性。

1. TOP 設計包含：微架構、設計、模擬、測試 - DFT top, PAD top 2. TOP 和感測器的整合和模擬包含： - eFUSE - PVT 感測器和 aging 感測器 - 整合 IO 到晶片中並滿足客戶需求 3. 測試流程、環境和程式開發

1. USB3 Controller Maintainess/Development 2. Short term =＞ Handle the USB3 Controller for different projects and adding new features. Long term =＞ Co-work with USB4 team to co-develop the next gen USB4 controller

1、品牌視覺設計：負責公司業務品牌營銷內容的視覺設計，根據品牌調性及產品特性，輸出符合營銷故事的視覺方案，確保創意與用戶產生有效連接。 2、全渠道視覺策划：獨立完成品牌設計項目，涵蓋品牌 VI 系統、產品視覺包裝、活動主視覺、官方網站及社群媒體 (Social Media) 的平面設計與策劃把控。 3、市場洞察與應用：關注全球市場動態與媒介渠道趨勢，蒐集整理行業資訊，並將其靈活運用於品牌營銷的故事包裝及傳播策略中。 4、項目管理與落地：具備項目管理思維，把控項目的執行方向及進度，協同跨部門團隊，確保設計方案從創意到最終執行的精準落地與高品質交付。 1. Visual Design: Responsible for the visual design of corporate brand marketing content. Develop visual solutions aligned with brand tone and product characteristics to craft compelling marketing stories that effectively connect with the target audience. 2. Omni-channel Visual Planning: Independently execute comprehensive brand design projects, encompassing Brand VI systems, product visual packaging, event key visuals (KV), official website, and Social Media platforms. Oversee both the planning and design execution across all channels. 3. Market Insight & Application: Monitor global market dynamics and media channel trends. Collect and synthesize industry information, applying insights flexibly to enhance brand storytelling and optimize communication strategies. 4. Project Management & Execution: Apply strong project management skills to oversee execution direction and timelines. Collaborate with cross-functional teams to ensure precise implementation and high-quality delivery of design

我們正在尋找充滿熱情的產品安全工程師或研究員 (Offensive Security)，加入我們的團隊，共同鞏固我們的產品安全。這個職位將為您提供豐富的學習和成長機會，讓您在快速發展的資安領域中脫穎而出。 [工作內容] 1. 安全威脅建模: 對系統安全進行威脅建模，提出安全設計改善建議，並完善安全設計規範。 2. 漏洞分析測試: 對軟體安全進行漏洞分析、安全代碼審查，以及進行模糊/滲透測試。 3. 滲透測試開發: 發展用於漏洞發現的滲透測試方法、腳本或測試工具。 4. 前沿攻擊研究: 研究最先進的攻擊/駭客方法及趨勢，以精進各項安全測試工具及手法。 實際工作內容和範圍將根據所參與的任務而定。 [工作地點] 台北/新竹 [學習成長機會] 1. 技術多樣性: 有機會學習和接觸各式各樣的產品核心技術，擴展您的技術知識面。 2. 實戰的經驗: 與世界一流的資安研究人員合作進行安全性審查，獲得寶貴的實戰經驗。 3. 國際的視野: 參與國際資安會議，了解最新的安全趨勢和技術，提升您的專業知識。 4. 跨領域合作: 與不同技術領域的專家合作，提升您的跨領域協作能力。 加入我們，您將有機會在一個充滿挑戰和機遇的環境中成長，並為全球的產品安全做出貢獻。如果您對資安充滿熱情，並希望在這個領域中不斷進步，我們誠摯邀請您加入我們的團隊!

• Android/ Linux 之PMIC、電池、充電與電量驅動程式/框架開發，並支援客戶問題處理與客製化需求。 • 開發電源管理解決方案，以最大化能源效率並優化電子系統的功耗。 透過測試、模擬以及硬體與軟體元件的優化，分析並提升系統效能。 • 針對功耗與效能面向進行完整的分析與驗證，確保符合業界標準與客戶需求。 • 系統軟體整合的開發與整合。

Fully accountable with the team to deliver highly competitive ARM based CPU IP. Implementation skill required ranged from RTL, synthesis, DFT, Floorplan, Placement, CTS, Routing, Timing Closure, and physical verification.

1. 數位晶片設計流程與整合 2. 熟悉低功耗的設計流程(和架構)

1. AI處理器和相對應周邊IP/系統驗證環境開發 2. 從IP到系統的功能驗證和自動化環境 3. 開發低耗電和效能的測試 4. post-sillicon除錯 5. emulator 環境建立

1. Develop systematic methodology to alleviate design challenges, including synthesis, physical implementation, Timing/IREM sign-off, process what-if assessment, system performance evaluation, in advanced nodes or package 2. Closely work with foundry and EDA vendors to define innovative HPC, Chiplet design methodologies 3. Explore new circuit architecture, EDA features and define improvement direction from MTK product requirements