清大專區

• 負責高速SerDes的開發，包括韌體設計與演算法實現、IC功能驗證、系統效能優化以及客戶支援（熟悉架構、韌體、除錯、優化及測試相關工作） • 開發自動化驗證（使用C++、Python、C#和MATLAB） • 與類比/數位團隊合作，從原型設計到量產共同開發晶片 •協助客戶設計導入並支援量產

IC 測試開發工程師 負責高速數位、類比晶片測試程式開發(AP/compu AI/ASIC/…)，產品特性異常分析與改善 新產品導入量產與生產良率測試時間優化 俱獨立帶產品作業為佳。

1) 訂定通訊系統使用的CPU及系統架構 2) 開發RTOS、記憶體管理等系統相關服務 3) 開發CPU及平台模擬器 4) 分析軟體行為並增進系統效能 5) 開發CPU及系統相關的驅動及開機流程 6) 開發自動診斷系統問題的工具

1.負責 ASIC Memory IP Driver 軟體開發與 IC驗證環境 2.熟悉軟/韌體、優化、IC驗證 及 除錯 等工作項目 3.執行 IC bring up 與韌體系統整合的工作

We are looking for aspiring ML/DL candidates to join our team of researchers. The ideal candidate is open-minded, passionate about pushing learning theory, and keen on the opportunity to challenging convention. Your ideas shall be based on sound mathematical justification, yet can lead to scalable and practical solutions. In a flexible and supportive environment, one of your major responsibilities is to push the state of the art of learning theory. Furthermore, through collaboration with worldwide colleagues, you will have the rare opportunity to apply advanced Deep Learning theories to novel application areas such as AI-designed IC and General Intelligence Conversation. We welcome all ML/DL backgrounds, including computer vision, speech and NLP, and robotics.

1. CoWoS和2.5D封裝技術開發 2. 3D封裝技術開發 3. CPC/CPO封裝技術開發 4. 封裝技術整合和NTO管理

1. Package related structure stress analysis including warpage, material study. 2. Package and board level stress modeling for TCT, drop and vibration. 3. IC and package thermal analysis, modeling and characterization 4. Chip-Package-PCB thermal co-simulation and design. 5. System level thermal simulation 6. System level stress simulation

1. 屬於DE部門 2. 支援 WiFi/BT, 手機與 ARM computing等產品晶片開發計畫的FPGA與Emulation驗證工作與驗證技術開發 3. 主要為獨立貢獻者； 長期可依照潛力培養團隊領導能力，並有機會與全球科技產品的領導廠商有直接溝通合作的機會，可藉此培養個人與跨國的領導企業一起合作技術開發的能力。 4. 工作目標如下: a) 支援計畫功能與系統驗證與除錯 b) 規劃及協調驗證資源、項目及時程 c) 改善和加速multi-FPGA與Emulator工作流程 d) 增進FPGA與Emulator驗證效能 e) 研發SoC系統電路分析工具

. Familiar with ISO26262 safety software requirement breakdown for Cockpit and ADAS SoC, especially focus on SoC safety island . Customer Support: Provide technical support to customers and cross-departmental collaboration to ensure driver function development . Capable for the software architecture design and software safety analysis based on RTOS operating systems

負責PCIe軟體開發，硬體功能驗證，以及量產support. 1. FPGA/SoC 驗證 2. Linux/RTOS/Window PCIe driver 開發 3. 軟硬體問題分析與解決 4. 系統規格討論 5. 客戶問題支援

We are looking for AI hardware architect/designer to join our team and play a pivotal role in designing, developing, and optimizing architecture of the neural processing unit (NPU). As an architect/designer, you will be responsible for creating innovative hardware and software solutions that meet the performance, scalability, and efficiency requirements of our advanced NPU environment. The ideal candidate will have a strong background in computer architecture, microarchitecture, and digital design, as well as experience with industry-standard tools and methodologies. You are expected to transform novel ideas into practical proposals for future NPU products, and vet the proposals via prototyping. Extensive knowledge in compiler and operating system is a plus. International travel may be required.

【職務概述】 我們正在尋找具前瞻視野與創新精神的工程領導者，加入生成式 AI 應用平台團隊，打造企業級 GenAI 平台，協助內部團隊快速開發 AI 應用與智能代理，推動數位轉型。您將領導團隊建構關鍵能力，包括 RAG 框架、多代理分析平台與 HyperAutomation 模組，並推進多代理協作、模型路由、LLMOps 標準化與負責任 AI 治理。 【主要職責】 策略與領導：帶領跨領域團隊，制定技術藍圖與 KPI，導入 RAG 2.0、知識圖譜、AI Agent 協作等技術。 平台研發：設計與維運 RAG 框架、多模態分析 Agent、AI 自動化模組，導入 MCP、LangGraph 等前沿技術，強化平台效能與治理。 利害關係人協作：作為技術策略夥伴，協助事業單位導入 GenAI，與資料、業務、安全團隊共創 AI 解決方案，推動開發者生態與負責任 AI 架構。

1. CPU/GPU STA, high-speed & low-voltage timing signoff/ timing closure 方法流程設計 2. STA 流程開發及應用 3. high-speed/low-voltage timing signoff criteria開發及應用 4. 針對project的STA/timing signoff問題進行分析及改善

1.Design, develop, and optimize advanced Generative AI models (e.g., LLMs, diffusion models, GANs) for modem system verification and testing. 2.Develop and lead AI-powered tools and platforms to automate software processes, improving efficiency and test coverage in modem system testing. 3.Architect large-scale data pipelines and perform feature engineering and statistical analysis to ensure the quality and integrity of test data. 4.Lead technical projects using Agile methodologies, driving models from PoC to production and ensuring robust testing and CI/CD integration for modem systems. 5.Stay up to date with the latest AI trends, and proactively propose and implement innovations to enhance automation and testing efficiency.

1. 發展多模6G/5G/4G L1/DSP軟體，包含: 狀態機/通道排程/數據機及RF控制 2. 在嵌入式系統實現OFM信號處理機制 3. 熟悉ASIP/DSP架構下的數位通訊

• 領導並參與6G無線通信技術的前沿研究工作。 • 為國際標準組織（如3GPP）制定和完善技術提案。 • 分析新興趨勢，並將前沿概念（如人工智慧、能源效率、衛星通信）納入研究議程。 • 與跨領域團隊合作，評估技術的可行性及其與全球標準的契合度。 • 透過參與全球聯盟、產業論壇及標準化委員會，推動生態系統的互動與參與。 • 指導初級工程師標準化流程及技術寫作。

1. 使用模擬工具分析汽車SoC的性能、功耗和熱管理指標。 2. 改進模擬模型，識別並針對SoC最佳化領域。 3. 實施策略，提升車載SoC的性能和效率。 4. 自動化評估流程，實現持續的SoC最佳化。 5. 跟進汽車SoC設計的最新進展，專注於系統層面的改進。

1. Serdes IP設計開發, IC功能驗證與系統效能改善, e.g. 50G/100G/200G/300G/400G. 2. 與類比/數位/演算法團隊合作共同開發晶片從雛型設計到量產 3. 負責實作演算法或韌體設計,並在設計階段協助開發團隊建立模擬模型來增加驗證涵蓋率 4. 設計自動化驗證高速介面並除錯, 並支持IP導入產品與客戶應用

設計以資料中心和人工智慧產品為導向的高速Serdes連接PHY架構。該職位的主要職責是為世界級客戶設計並交付ASIC產品。您將參與打造低功耗、高性價比且高速的Serdes PHY設計。您將有機會拓展視野，與來自多個國家的同事合作。此職位所需的專業知識包括數位通訊設計（均衡器、有限脈衝響應濾波器）、類比設計（鎖相環、類比數位轉換器、校準）和系統單晶片（SoC）設計（微控制器、匯流排協定）。

1. AI 處理器系統架構/微架構設計 2. AI 處理器系統 BUS 與 memory, power/clock/reset 控制電路及其周邊相關電路設計 3. 車用安全性相關設計