清大專區

1. Serdes/High speed interface related PHYD IP architecture planning. 2. Serdes/High speed interface related PHYD IP RTL coding. 3. Serdes/High speed interface related PHYD IP front-end and back-end integration. 4. Co-work with MAC design team and DV team for IP verification. 5. Co-work with Analog design team for PHY co-simulation.

負責MCU/MPU(Microprocessor Unit)平台之嵌入式軟韌體開發、驗證與維護 1.設計、開發和優化 MCU/MPU 的軟體，包括初始化/啟動程式碼、驅動程式和外設庫 2.與硬體工程師、系統工程師協作，完成軟硬體整合與驗證 3.分析並解決MCU/MPU應用開發過程中的技術問題

1. High Speed digital design implementation 2. Integration from RTL to gate level, including flow QC, timing closure and issue analysis & solving 3. Signoff on design with mixed-signal interface 4. Design methodology and integration flow improvement

Co-work with algorithm, digital/analog design, firmware, AI tool teams. 0+ ~ 10+ Years Experience in: Agentic AI Workflow/Tool Evaluation/Deployment Data Center & High-Speed SerDes Design Verification Plan & Project Execution Automotive Design Verification Plan & Project Execution 5G/6G Wireless Communication Design Verification Plan & Project Execution Satellite/NTN Communication Design Verification Plan & Project Execution Processor Platform/Peripherals Design Verification Plan & Project Execution Subsystem / System Level Design Verification Plan & Project Execution

1. 2.5D/3.5D package technology development​ 2. SoC/Memory heterogeneous integration package development​ 3. Package technology integration, NPI and MP​ 4. Project management​

1. AI processor subsystem架構與RTL設計 2. AI processor subsystem整合驗證與介面設計 3. AI processor subsystem效能與低功耗設計與分析

1. 參與CPU IP電路設計弱點之檢視與審查。 2. 開發 CPU IP 電路穩定度之測試項目，以排查/篩選出電路弱點。 3. 制定 CPU 電源完整性與電源量產品質方法

* 根據積體電路設計流程、半導體器件、良率提升等相關知識進行數據分析 * 建立人工智慧框架與工作流程，以提升數據運營與分析的生產力 * 與不同的內部及外部團隊溝通協作，提出策略建議

IC設計: 晶片整合 IP開發

1. 規劃NPU量產測試程式 2. 測試及驗證IC功能、性能以及功耗的分析改進 3. 分析測試資料及測試相關問題，並分析良率問題並改善 4. AVS low power 的設計

SOC Pre-Silicon 平台技術, 流程方法, 參考設計開發

我們的使命是運用機器學習與生成式 AI (GenAI) 技術，協助 MediaTek 提升研發效率與工程品質。你將與各部門緊密協作，將業務痛點轉化為 AI 專案，並設計從 PoC 到正式上線的高可用性解決方案，實現可量化的生產力提升。 Key Responsibilities : • 針對研發與營運場景協助 AI 系統架構設計與評估，整合 LLM、Agent 與多模態 AI 等前沿技術，制定最佳落地策略。 • 運用紮實的軟體開發能力負責 GenAI 應用開發與落地，透過 LLM API 敏捷整合至現有工作流與產品中。 • 導入 AI 開發輔助工具並建置 LLMOps 基礎設施，建立 ML CI/CD pipeline 與 K8s 部署環境，實現模型端到端的自動化管理。 • 秉持高標準軟體工程實踐來推動跨團隊協作與交付，與研發及IT 等公司團隊密切配合，確保 AI 解決方案穩定上線。 • 持續評估並導入新技術與工具（如 Opik、Claude Code 等）以引領技術演進，主動推動內部技術分享，建立持續學習的 AI 工程文化。

需求分析、架構設計 - 分析來自客戶的需求 - 了解客戶的期待 - 同意或拒絕客戶需求 - 依據需求提出架構設計

1. 系統軟體平台開發與建置 2. OS / multiple-thread相關實作 3. 平台驗證與AI流程導入設計 4. 硬體平台與實驗設備協助 5. 跨國溝通之技術文件整理

1. Work on 2~4nm design implementation, methodology, and sign-off 2. Perform synthesis, DFT, floorplan, clock planning, place and route, timing closure, ECO, IR signoff, and physical verification 3. Manage schedule, resolve design and flow issues, drive methodologies and execution

1. 使用模擬工具分析汽車SoC的性能、功耗和熱管理指標。 2. 改進模擬模型，識別並針對SoC最佳化領域。 3. 實施策略，提升車載SoC的性能和效率。 4. 自動化評估流程，實現持續的SoC最佳化。 5. 跟進汽車SoC設計的最新進展，專注於系統層面的改進。

The candidate will design, supervise layout, help characterize transceiver front-end circuits for WiFi and Bluetooth production.

The candidate will conduct functional verification of the RF transceiver circuit design at various stages—from individual circuit blocks to the complete system operation—using behavioral models during the design process.

1. FR1/FR2/FR3射頻收發機設計 2. 低雜訊放大器, 混頻器, 訊號源產生器, 放大器鏈, 功率放大器設計 3. 低功耗射頻電路設計 4. 射頻設計方法及整合流程優化

1. 無線 RFIC 類比電路設計. 2. 頻率合成器, 鎖相迴路, 壓控振盪器, 晶體振盪器, 除頻器 設計.