台大就業專區

工作項目： 1. 影像處理。 2. Machine Learning演算法發展。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程相關科系畢業為主。 2. 熟悉 Machine Learning/DNN model development為佳。

工作項目： SSD專案 Leader，帶領團隊開發 SSD產品。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程相關科系畢業為主。 2. 具5年以上相關工作經驗： (1) 精通 SATA interface protocol. (2) 精通 PCIe interface protocol. (3) 精通 NAND flash protocol. (4) 精通 LDPC演算法。 (5) 精通 Digital design流程或具其他相關經驗者為佳。

Verification for microprocessor designs. Desired skills and experience includes: 1. Experience in processor design verification: test planning, testbench development, and documentation 2. Knowledge of assembly language, C/C++ and/or SystemVerilog 3. Knowledge of SVA or UVM methodology for block and top level verification 4. Formal property checking/formal verification methodologies 5. Proficiency in scripting languages such as Python/Perl 應徵條件： 1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 2. 具相關工作經驗者尤佳。

工作項目： 1. 一般事業廢棄物管理(環保局網站申報清除數量、通知合約廠商清除、日常廢棄物場域管理)。 2. 對外環保單位綜合窗口及ISO14001環保法規查核業務(廢棄物)。 3. ISO、車用電子TS16949、OHSAS內部稽核員。 4. 固定資產(乙財)(建立制度及落實日常管理)/移動式辦公傢俱設備管理。 5. 公司贈禮部門暨同仁訂購之系統規劃與執行 。 6. 年度定期性專案規劃與執行(筆記本設計/年節禮盒規劃等)。 7. 各項總務工作專案企劃/研究/問題解決與支援。 8. 總務工程暨行政綜合作業。 9. 全廠區監工和災害應變輪值與協同。 10. 其他主管交辦事項。 應徵條件： 1. 具園區總務綜合性業務相關行政實務經驗3年(含)以上，且可獨立運作。 2. 積極、細心、與人互動關係良好。 3. 熟悉Auto CAD軟體運用者佳。 4. 具乙級(含以上)廢棄物處理專責技術人員證照及實務經驗。 5. 需具備汽、機車駕照及駕駛經驗。 6. 需可配合假日值班。

工作項目： 1. 全廠區會議室管理、規劃與執行。 2. 全廠區生活類機器設備規劃、管理與問題解決。 3. 公司重要慶典與祭祀專案規劃、管理與統籌執行。 4. 參與家庭日活動規劃執行。 5. 參與尾牙活動規劃執行。 6. 公司新式樣獎座規畫設計與服務執行。 7. 全廠區監工和防災應變輪值與協同。 8. 總務性費用報銷、分析與檢討。 9. 外點辦公室等業務管理。 10. 全廠區園藝造景規劃與管理。 11. 其他主管交辦事項。 應徵條件： 1. 具園區總務綜合性行政實務經驗3年(含)以上，且可獨立運作。 2. 積極、細心、與人互動關係良好。 3. 需具備汽、機車駕照及駕駛經驗者。 4. 可配合假日值班者。

工作項目： DevOps、CI/CD 軟體開發及維運。 應徵條件： 1. Bachelor‘s degree in EE/CS or similar. 2. Familiar with Linux environment and Python programming language. 3. Familiar with Gerrit and Jenkins. 4. Familiar with SDLC, SSDLC, DevOps, DevSecOpts, CI/CD. 5. Preferred Qualifications: (1) Experience in DevOps tool usage, maintain, or management. (2) Experience in SQA, SSA. (3) Good communication skill and trouble-shooting ability.

工作項目： DSP/Audio演算法開發、維護及優化。 應徵條件： 1. Bachelor‘s degree in EE/CS or similar. 2. Familiar with coding and optimization skills in C, C++, and assembly. 3. Experience in DSP SIMD programming. 4. Preferred Qualifications. (1) Experience in embedded system signal processing optimization, any of the following: Tensilica HiFi, CEVA, DSP, … etc. (2) Solid understanding and product experienceon on audio signal and audio codec processing and optimization. (3) Fundamental machine learning / deep learning knowledge.

工作項目： 負責下列工作項目之一 1. RF Transceiver設計。 2. LNA/Mixer/PA/VCO設計。 3. RF Frequency Synthesizer設計。 4. PGA/LPF設計。 5. RF EM Modeling。 應徵條件： 1. 碩士(含)以上; 電子電機、電控、電信、通訊等相關科系畢業。 2. 具射頻或類比電路工作經驗者。 3. 熟悉 Cadence EDA環境、Matlab。

工作項目： 1.熟悉CMOS 射頻或類比混合訊號電路設計, 如 PA/LNA/VCO/PLL/LPF…等電路 2.具備RF Transceiver架構及系統知識. 應徵條件： 1.碩士以上;電機工程、電信工程、電控工程、電子工程相關科系畢業為主 (MD17B0001)(MD17C0025)

工作項目： 協助測試, 焊接, 量產 PCB維護。 應徵條件： 1. 專科以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程相關科系畢業為主。

Joining in specification definition, designing verification platform, developing behavioral models, and responsible for system and functional verification

1.Writing behavioral model 2.Responsible for functional verification

工作項目： 1. IC RMA初判分析。 2. PCB量測/驗證。 3. PCB備料。 4. 高/低電壓、高/低溫、chamber corner實驗。 5. PCB rework焊接。 6. IC demount and reball. 7. 其他動態支援。 應徵條件： 1. 學士以上; 電子電機相關科系畢業為主。 2. 熟悉 Microsoft office.

工作內容： 1. Linux based IP-STB software platform SDK驗證 2. RDK Video projects TDK (Test Development Kit)驗證 3. OTT application (Netflix/YouTube/Disney plus/…)產品整合 4. Validation of multimedia software development 5. 客戶IP STB專案問題查驗 應徵條件： 1. 對多媒體播放軟體有興趣者 2. 具shell script, C/C++經驗者佳

(1) 碩士以上電機、資訊相關科系畢業。 (2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。 (3) 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。 (4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。 (5) 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。

(1) 碩士以上電機、資訊相關科系畢業。 (2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。 (3) 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。 (4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。 (5) 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。

(1)大學以上電機、電子、資工、通訊相關系所畢 (2)熟悉或對 SoC ( Memory controller, On-chip bus architecture, Re-used IP ..), Ethernet, TCP/IP, NAT, QoS, Network processor/protocols/Architecture 有興趣者

(1)MS degree or above with EE or CS background (2)1 year experience or above in IC design/verification (3)Familiar with SystemVerilog and Vera. Verilog or VHDL familiarity an advantage (4)Good knowledge on Wireless communication or architecture. (5)TCL/Perl coding experience is a plus

工作項目： 1. TV、STB產品軟硬體測試與驗證。 2. 測試案例及測試SOP撰寫。 3. 支援客戶端On-Side Support及Field Try測試。 應徵條件： 1. 大學以上；資訊工程、資訊科學、通訊工程相關科系畢業為主。 2. 熟悉Office、Linux作業系統。 3. 具1年以上多媒體產品、手機或PAD相關產品測試經驗。 4. 曾操作Fluke、Chroma、Shibasoku…等測試儀器者為佳。

徵才條件： 1. 碩士，大學，研究所均為電子電機相關科系畢業 2. 具3年以上相關工作經驗 3. 具備元件物理相關課程學分 4. 熟悉電子學或電子電路設計 5. 具積體電路 ESD 相關問題處理經驗或 I/O 電路設計經驗者尤佳 工作項目： 1. IC ESD、Latch up Review與改善 2. I/O Pads Design