越南留學生討論區

1.Writing behavioral model 2.Responsible for functional verification

工作項目： 1. IC RMA初判分析。 2. PCB量測/驗證。 3. PCB備料。 4. 高/低電壓、高/低溫、chamber corner實驗。 5. PCB rework焊接。 6. IC demount and reball. 7. 其他動態支援。 應徵條件： 1. 學士以上; 電子電機相關科系畢業為主。 2. 熟悉 Microsoft office.

(1) 碩士以上電機、資訊相關科系畢業。 (2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。 (3) 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。 (4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。 (5) 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。

(1) 碩士以上電機、資訊相關科系畢業。 (2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。 (3) 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。 (4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。 (5) 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。

(1)大學以上電機、電子、資工、通訊相關系所畢 (2)熟悉或對 SoC ( Memory controller, On-chip bus architecture, Re-used IP ..), Ethernet, TCP/IP, NAT, QoS, Network processor/protocols/Architecture 有興趣者

(1)MS degree or above with EE or CS background (2)1 year experience or above in IC design/verification (3)Familiar with SystemVerilog and Vera. Verilog or VHDL familiarity an advantage (4)Good knowledge on Wireless communication or architecture. (5)TCL/Perl coding experience is a plus

工作項目： 1. TV、STB產品軟硬體測試與驗證。 2. 測試案例及測試SOP撰寫。 3. 支援客戶端On-Side Support及Field Try測試。 應徵條件： 1. 大學以上；資訊工程、資訊科學、通訊工程相關科系畢業為主。 2. 熟悉Office、Linux作業系統。 3. 具1年以上多媒體產品、手機或PAD相關產品測試經驗。 4. 曾操作Fluke、Chroma、Shibasoku…等測試儀器者為佳。

徵才條件： 1. 碩士，大學，研究所均為電子電機相關科系畢業 2. 具3年以上相關工作經驗 3. 具備元件物理相關課程學分 4. 熟悉電子學或電子電路設計 5. 具積體電路 ESD 相關問題處理經驗或 I/O 電路設計經驗者尤佳 工作項目： 1. IC ESD、Latch up Review與改善 2. I/O Pads Design

工作項目： 1. 產品功能及 APP Certification測試。 2. 測試案例、測試 SOP撰寫。 3. 需配合出差及客戶端現場支援。 應徵條件： 1. 學士以上; 科系不拘。 2. 熟悉 Linux、Office，以及 Linux基本語法及指令。 3. 熟悉 None. 4. 具1年以上 Media Playback及 Android相關應用產品測試經驗者佳。

工作項目： Linux / Android系統各功能測試與認證測試。 應徵條件： 1. 學士以上; 資訊工程、資訊科學等相關科系畢業為主。 2. 具 Android或 Linux平台測試經驗者佳 相關經驗者為佳。 3. 具 C語言或其他程式語言撰寫能力者佳。

職稱：微處理器設計工程師(Processor Design Engineer) 徵才條件： 1. 碩士以上電機資訊相關科系畢 2. 熟悉 Verilog RTL 及 Synthesis, Simulation 等相關 IC Design Flow 3. 熟悉 Computer Architecture 4. 有下列經驗者更佳： (1)Microprocessor或DSP相關硬體設計 (2)On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計

工作項目： 負責下列工作之一 1. SoC 平台開發及產品線支援。 2. 微處理器開發。 3. 低功耗軟體平台開發。 應徵條件： 1. 碩士以上；電機、資訊科學、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL及Synthesis, Simulation, Verification 等相關 IC Design Flow. 3. 熟悉 Computer Architecture 4. 具下列經驗者尤佳: (1) On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計 (2) Embedded system軟體開發 (3) ARM CPU 與 ARM/Imagination GPU 整合 (MD1430014)

工作項目： Switch/PON 數位IC設計 應徵條件： 1. 碩士以上，電機工程、電信工程、電子工程、通訊工程相關科系畢業為主 2. 具基本的DATA Communication通訊知識為佳 3. 具RTL電路設計、驗證、合成經驗 4. 熟悉邏輯、電子與電路設計等相關經驗者為佳

工作項目： 1.協助DDT及Smoke Test。 2.協助Regular Test - Video/Audio Basic Test。 3.協助IOP Test、協助RD複製問題。 應徵條件： 1. 專科以上; 科系不拘。 2. 熟悉 Office。 3. 熟悉 None。 4. 無測試經驗可，惟若具有相容性及基本消費型電子測試經驗尤佳。

工作項目： 1. RMA, HTOL問題協助排除。 2. ESD/EOS可靠度問題協助排除。 3. power/PCB ESD相關 SI/PI分析 (Cable ESD)處理。 應徵條件： 1. 碩士以上；電機電子相關系所畢業為主；曾修習電子電路設計、半導體物理、元件物理課程。 2. 具2年以上半導體可靠度相關經驗者為佳。 3. 具處理 IC ESD or System ESD問題處理經驗者尤佳。

工作項目： Verification for a CPU design project, which includes: * Responsibility for test plans, testbench documentation and implementation. * Use SystemVerilog language, SVA and UVM methodology for block and top level verification. * Apply formal property checking/formal verification methodologies * Understanding of the fundamentals of computer architecture 應徵條件： 1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 具相關工作經驗者尤佳。 (MD1570002)

Job function: 1. Work with Digital Design team for Physical Design of SoC chips including top level floor planning, block partition, timing budgeting, power planning, block integration, whole chip timing closure, and tape out. 2. Responsible for physical design methodology research and development. 3. Cross site projects coordination and management. Requirement: 1. MS with 5+ years of experience in Physical Design. 2. Familiar with Unix/Linux environment and scripts. 3. Familiar with ASIC design flow. 4. Familiar with Physical Design EDA tools. 5. Good communication and team working skills. 6. Experience in handling large scale SoC chip implementation is a plus.

工作項目： 1. Responsible for ASIC Backend / Physical Implementation, including floorplan, power plan, physical synthesis, clock tree synthesis, routing, si, DFM, DRC/LVS in both hierarchical and low power designs. 2. Responsible for Physical Design flow research, development and automation. 應徵條件： 1. 大學以上電機資訊相關科系畢 2. 熟悉 IC 後段設計流程, 具相關 APR 經驗者佳. 3. 對於開發及推廣 Physical Design Flow 有興趣者. 4. 熟悉相關 tools(Astro, Encounter, IC Compiler)者尤佳 5. 具程式設計(TCL,Perl,C/C++)能力者佳。

工作項目： Design verification, UVM 應徵條件： 1. 大學以上；電機、電機與控制、資訊科學、自動控制、電信、資訊工程、電子、動力機械相關科系畢業為主。 2. 具3~5年design verification 相關經驗者為佳。 (MD1680021)

工作項目： 1.AP/Router SoC & Platform development, Network & Peripheral IP design 應徵條件： 1. 碩士以上；電機、電機與控制、電信、電子相關科系畢業為主 2. 具3年以上數位IC 相關經驗者為佳。 (MD1720006)