交大專區

🔧 精準技術的實現者，打造世界標準的設備！ 你是否對機械與電機設備有濃厚興趣？ 想要透過你的雙手，組裝出精密且符合國際標準的設備嗎？ 在這裡，你的技術與努力將能被充分展現！ 🚀 你將會： 1. 依據技術圖紙進行專用生產機械設備的組裝與安裝 2. 測試組裝完成的設備，進行性能檢測與故障排除 3. 定期執行機械設備的維護與保養，確保運行效率 4. 參與設備調整，並提供技術建議以提升設備表現 💼 我們需要： 將細心與專業應用於每一分細節的你！ 和我們一起，將精密技術推向新的高度！準備好挑戰你的技能極限了嗎？來吧，和我們共創未來！

1、具冷凍空調工程經驗3年 2、獨立完成冷凍空調工程配管、配線及施工作業，確保工程品質與進度 3、進行冷凍空調相關設備檢修、測試及保養，排除異常及確保運行穩定 4、有相關冷凍空調證照者佳 👍享公司福利 ▶每月固定聚餐 ▶三節獎金 ▶保障年薪13個月 ▶電話費補助

【職缺名稱】博士後研究員1名 【徵才單位】臺北醫學大學醫學系藥理學科陳俊翰教授實驗室 https://hub.tmu.edu.tw/zh/persons/chun-han-chen/ 【工作地址】台北市信義區吳興街250號 (北醫信義校區) 【工作內容】協助三年期國科會癌症新藥研發計畫執行、文獻資料蒐集與整理與主管交辦事項。 【徵才條件】具細胞培養、NGS、Proteomics相關研究經驗者；熟悉操作小鼠動物實驗經驗者猶佳。 【薪資待遇】國家科學及技術委員會計畫聘任之博士後研究員敘薪 【聯絡方式】「應徵臺北醫學大學醫學系陳俊翰老師實驗室博士後研究員」為信件主旨，檢附個人簡歷/自傳、學經歷證明影本、相關發表論文等有助審查資料 (PDF檔)，Email至brianchc@tmu.edu.tw 陳博士收。 【其他備註】資格符合者以Email通知面試，不合者恕不另行通知、不函覆。

1.負責健檢系統操作，維護、問題收集與排除。 2.系統教育訓練與編修操作手冊。 3.調整web前端畫面的編排與報表內容的調整。 4.業務拓展與推廣。

1.電力機械設備維修與故障診斷，包括高壓設備操作及檢測 2.熟電力系統相關標準及法規， 3.使用相關設計軟體進行電路分析及模擬：如AutoCAD、Solidworks等 4.與跨部門協作與供應商管理，協助完成設備的升級及改良 歡迎加入我們的團隊，成為電力機械產業的一份子！投遞履歷，讓我們一起創造更多卓越產品！

1. 負責織布機台的操作，包括設置與調整，以確保生產效率及產品品質。 2. 監測生產過程中的織布機運行狀況，及時發現並排除故障。 3. 定期進行織布機的維護與保養作業，延長設備使用壽命。 4. 根據產品需求，調整織布機的張力與速度，確保成品達到客戶規範。 5. 協助執行織布製程的品質檢查，識別問題並協助改進。 6. 記錄操作及生產數據，協助管理層進行生產分析與決策。

戶外設備維修保養工作 具汽車駕照.熟路況佳

ㄧ、依據施工圖，焊接及填料、焊條，進行金屬加工工序 二、從事簡易機件製作與加工修配工作 三 、瞭解工作計畫與目標，與相關工作人員協調合作方式及工作程序 四、從事工程設備使用現場安裝，技術服務及支援等工作 五、機台加工、組裝作業、安排操作程序 電焊CO2、西工 技工、半技工 兼職、正職兩者皆可 ******有經驗者佳****** 產品: 油壓機械製造

一、使用REVIT MEP軟體，建置機電五大系統模型，機電與建築穿樑套管整合圖。 二、提出裝修尺寸與機電系統干涉疑義圖，3D轉成管路2D之ISO施工圖、料表等。 三、繪製機電施工所需相關施工圖及CSD/SEM圖面 四、孰悉使用NavisWorks、REVIT、AutoCAD等繪圖軟體 五、公共工程細部設計圖繪製/變更、預算編製、審核等專案作業 六、需具10年以上相關工作經歷

1.大樓設備維護、保養、巡檢、點檢，例行性維護保養工作。 2.配合主管指示協助相關庶務的工作。

職責要求 •Reference generation: bandgap, bias circuits, reference voltages/currents; high-accuracy, low-noise design techniques. •Low offset / low-noise voltage regulators (LDO) and stability/compensation networks; PSRR and transient response optimization. •Voltage and power monitoring circuits: droop detection, voltage detectors, PowerGood and POR generation, analog sensing, and housekeeping blocks. •Power-management components, linear and/or switching-adjacent blocks, charge pumps, as applicable to the SoC/PHY environment. •Design/support ADC/DAC blocks and associated analog support circuits (sampling, references, amplifiers/comparators, clocking). •Voltage and temperature sensor design and characterization. Bandgap and PTAT-based temperature sensing; process corner detection circuits. Sensor readout, digitization, and calibration techniques. •Own end-to-end block/IP delivery: architecture studies, specification, transistor-level design, simulation, post-layout sign-off, and silicon bring-up/characterization. •Build verification test benches; validate performance across PVT corners, mismatch/Monte Carlo (as applicable), and post-extraction parasitics. •Work closely with layout/mask designers: floorplanning guidance, layout reviews, and ensuring LVS/DRC clean implementation and parasitic awareness. •Meet quality and reliability requirements (e.g., EM/IR, aging/overstress); contribute to robust design methodology and sign-off checklists. •Support IP integration on to Testchip as well as post-silicon evaluation including correlation with simulation and root-cause analysis for first-silicon bring-up. 任職資格 •BS/MS in Electrical/Electronics Engineering (or related). •Typically 7-10+ years of relevant experience in analog/mixed-signal IC design. •Strong fundamentals in CMOS device operation, analog design, feedback/stability, noise/jitter, and deep-submicron effects. •Proficiency with industry-standard tools (typical): Cadence Virtuoso, Spectre/ADE or HSPICE; plus modeling/scripting (e.g., Verilog-A/SystemVerilog, Python) as needed by the domain. •Ability to communicate clearly, document design decisions, and drive results in a cross-functional environment. Preferred / Nice-to-Have Experience •Experience with any high-speed interface protocols is a plus (e.g., DDR/LPDDR, HBM, UCIe, MIPI, LVDS).

職責要求 •Design high-speed TX/RX analog buffer circuits for LPDDR6 memory interfaces, including output drivers, input receivers, level shifters, termination, impedance calibration, biasing, and reference circuits. •Define and implement programmable drive strength, slew-rate control, and on-die termination schemes to meet LPDDR6 electrical and timing requirements. •Translate system and interface specifications into detailed transistor-level circuit architectures and design specifications. •Own end-to-end block/IP delivery, including architecture studies, schematic design, pre-layout simulation, post-layout extraction, and sign-off. •Build and maintain verification test benches; validate performance across PVT corners, mismatch/Monte Carlo, aging, and post-extraction parasitics. •Analyze high-speed performance metrics such as eye margin, jitter, timing skew, voltage noise sensitivity, and simultaneous switching effects. •Work closely with layout engineers to provide floorplanning guidance, review critical layouts, and ensure robust matching, isolation, and parasitic control. •Support interface integration and sign-off, including power, performance, area (PPA) optimization and reliability checks (e.g., EM/IR, overstress, aging). •Support testchip and product silicon bring-up, characterization, and correlation with simulation results; drive root-cause analysis and ECOs as needed. •Collaborate effectively with digital design, verification, layout, package, SI/PI, product, and test teams. 任職資格 •BS or MS in Electrical/Electronics Engineering or related field. •Typically 5+ years of relevant experience in analog/mixed-signal IC design, with emphasis on high-speed I/O or memory interface circuits. •Strong fundamentals in CMOS device operation, analog circuit design, feedback and stability, noise/jitter analysis, and deep-submicron effects. •Hands-on experience designing high-speed TX/RX buffers, termination and impedance calibration circuits, and voltage-domain level shifters. •Proficiency with industry-standard design tools, typically including Cadence Virtuoso, Spectre/ADE or HSPICE, and post-layout extraction flows. •Ability to clearly communicate design intent, document trade-offs, and drive results in a cross-functional environment. •Basic written English proficiency required. Candidates must be able to read and write emails in simple English to communicate effectively with non-Mandarin-speaking colleagues. Preferred / Nice-to-Have Experience •Experience with memory or high-speed interface protocols such as LPDDR, DDR, HBM, or similar interfaces. •Experience with post-layout sign-off, EM/IR analysis, and reliability-aware analog design. •Familiarity with signal integrity concepts, channel effects, and interaction between I/O circuits and package/channel parasitics. •Experience supporting silicon validation, ATE characterization, and simulation-to-silicon correlation. •Scripting or automation experience using Python, SKILL, Verilog-A, or similar for simulation regression and result analysis.

1.機台電控規劃配線、查修 2.PLC程式及人機程式撰寫、修改、操作

1. 製作機械的裝置、工具及控制器之詳細設計圖及說明。 2. 檢閱及分析規格、草圖、藍圖、想法和相關數據，以評估組件設計的影響因素及所須遵照的程序和指示。 3. 提供零件或機器設計所需的數學運算程式。 4. 修改設計以改良操作缺點或生產問題。 5. 設計按比例縮小或實物大小的物件藍圖。 6. 繪製系統圖、組立圖、裝配圖、順序圖，以描述組件、裝配、系統和機器的功能關係。 7. 提供客戶諮詢服務。

1.中控室監看、操作、紀錄。 2.配合主管指示協助相關庶務的工作。 3.每月排班大於166小時，另核發加班費。

《工作職責》 1. 公司重視交流，充分討論與密切的協作，並且能配合團隊合作，確保產品設計在執行的完整度與一致性。 2. 負責後端開發，包括功能實現、效能優化、日常維護和Bug修復。 3. 深入理解區塊鏈應用的需求和目標，並能根據需求獨立設計和實現相應的後端服務內容。 4. 設計合理的解決方案，提升用戶體驗和操作的便捷性。 5. 與設計、硬體、工程團隊合作，確保相關功能的合規性和準確性。 6. 主管交辦事項 《工作技能》 1. 具備lnmp架構開發與設定相關經驗。 2. 具備基本部署流程能力以及GCP雲端服務使用經驗。 3. 具備後端開發的基礎語言和標準，如PHP、JavaScript語法等。 《任職條件》 1. 具備2年以上後端開發相關經驗，此職務依能力及年資敘薪。 2. 主動學習和自我提升之能力，關注後端技術的最新發展。 3. 獨立思考及解決問題的能力。 4. 對區塊鏈、冷錢包等議題有興趣者優先錄取。 [激勵制度] 1. 新進同仁工作任期滿1年，經考核通過配發股票。 2. 員工持股信託，公司每月提撥相對金額。

1. 工程庶務事項工作協助 2. 要會使用AUTOCAD 3. 土木相關科系畢業 3. 主管交辦事項

1.設備裝機驗收作業。 2.規劃工程專案作業。 3.輔導廠商管理。 4.分析維護保修作業。 5.審核帳務行政作業。 6.查核保養驗收作業。 7.設備叫修異常控管及分析。 8.其他主管交辦事項。

機電、消防、大樓內部及機電工程監造、業主溝通、計價請款