交大專區

Key qualifications: 1. Master degree or above with EE or CS background 2. Familiar with SystemVerilog and Verilog 3. Exposure to OVM/UVM/VMM methodology 4. Exposure to constrained-random based verification environment 5. Exposure to create coverage model and drive coverage closure in including code/functional coverage. 6. Be able to develop a test bench from scratch Preferred qualifications: 1. Familiar with PCI/USB/SATA/Serdes 2. Familiar with Bluetooth 3. Familiar with SOC bus fabric and AXI/AHB/OCP bus protocols 4. Familiar DDR2/3/4 5. Familiar with any type of flash memory 6. Familiar SVA 7. Familiar Formal verification methodology 8. Experience of writing bootloader for ARM/MIPS CPUs 9. Perl/Python experience Job descriptions: 1. Test plan creation 2. Develop testbench, test cases, reference model, coverage model and regression suite 3. Run RTL and gate level simulation, debug failures, manage bug tracking 4. Drive and achieve coverage closure (MD17C0031)

工作項目： 1. 開發高效率 NAND flash控制器。 2. 開發低功耗 NAND flash控制器。 3. 協助IC設計前後段流程。 4. 協助IC驗證流程。 應徵條件： 1. 學士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、自動控制、通訊工程相關科系畢業為主。 2. 具1年以上相關工作經驗，熟悉 NAND flash控制器開發、IC設計/驗證流程者為佳。

工作項目： 1.PHY (2.5G/10G...) driver developing 2.SoC/BSP peripheral driver developing 3.Switch functions developing 4.Platform and open source developing and maintain, include Linux kernel, lib, open domain utility/software 應徵條件： 1.學士以上;電信工程、電控工程、資訊工程、資訊科學、自動控制、通訊工程、以及相關科系畢業為主 2.具3年以上作經驗 3.具備： 1)C programming 2)Embedded system programming(include linux) 3)Linux kernel and application programming 4)TCP/IP stack 5)Data structure,OS,Algorithm 6)Unit Test

工作項目： 1. Data bus controller. 2. 影像處理。 3. 影像壓縮。 4. IP整合。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、通訊工程相關科系畢業為主。 2. 具1年以上相關經驗者為佳。 3. 具備以下任一工程能力： (1) 參與過 data bus access/arbitration相關控制電路設計。 (2) 參與過影像處理相關控制電路設計，並具備相關演算法有一定基礎知識。 (3) 具備優化電路設計能力，以及實際參與電路量產/除錯經驗。 (4) 具有IC整合工作經驗者尤佳。

工作項目： Design block integration / clcok-gen structure design / synthesis / timing analysis / LEC / scan-insert. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程、資訊科學等相關科系畢業為主。 2. 具2年以上 SoC整合或 synthesis/sta等相關經驗者為佳。

工作項目： 1.High-Performance CPU & GPU & Armv9 & Server-class Compute SubSystem (CSS) Frontend Implementation (including STD cells/SRAM analysis & selection, DFT insertion, Synthesis, low power cells insertion & verification) 2.Advanced ASIC Implementation Flow Development & Automation: High-performance, Low Power, and PPA (Performance, Power, Area) Optimization 3.Physical Synthesis and Collaboration with P&R in Timing/Congestion Analysis and PPA Optimization 4.Perform Power Replay and Power Analysis 5.Perform Pre-layout/Post-layout Quality Checks (including LEC, CLP, ATPG, GCA, PPA quality) 應徵條件： 1.碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2.熟悉 Frontend EDA Tools、Synthesis、Timing Analysis、Low Power Implementation Flow & PPA (Performance, Power, Area) Optimization。 3.有開發Automation Flow的經驗，熟悉 TCL/Perl/Python。 4.英文能力良好，聽說讀寫精通。 5.有 CPU、GPU、Multi-Core Processor、Compute SubSystem Implementation 經驗尤佳，例如 Synthesis/Floorplan/CLP/DFT等。 6.積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU/CSS、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。

工作項目： 1. ARM Architecture based Complex CPU Subsystem Platform Design & Integration, Add-on Features Enablement and IP Development 2. SoC Architecture Exploration, Performance Projection and Bottleneck Analysis 3. Benchmark/Power Characterization on Emulation Platform, Result Analysis and Optimization 4. CPU Architecture/Micro-architecture Research 5. Involvement of Post-silicon Bring-up and Debug 應徵條件： 1.碩士以上；電機、資工、電子相關科系畢業為主。 2.具IP開發經驗，熟悉 SoC Integration & Design Flow、Frontend Timing/Power Analysis EDA Tools。 3.熟悉ARMv7/v8-A CPU 架構及AMBA protocol，有 ARM Cortex-A CPU/Subsystem Design/Integration/PPA Optimization/Sign-off 經驗尤佳。 4.具Emulation platform (Zebu, Palladium)經驗尤佳。 5.有 Low Power Design & Verification、Post-Silicon Validation & Debug 經驗尤佳。 6.積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU Technology 有興趣者。

工作項目： 1. CPU & GPU Backend Implementation (APR) 2. CPU/GPU Backend Flow Development, Enhancement & Automation 3. Advanced CPU/GPU Technology Development: High-performance, Low Power, and PPA Optimization 應徵條件： 1. 碩士以上；電機、資工、電子相關科系畢業為主。 2. 熟悉 APR Tools (Innovus、ICC2、Fusion Compiler…)，有Synthesis、STA/IR Analysis、Physical Verification等相關經驗者佳。 3. 具備程式設計能力，熟悉 TCL/Perl/C++/Python。 4. 有 High Performance CPU/GPU APR經驗尤佳。 5. 個性積極負責、勇於迎接新挑戰，對於 High-Performance CPU/GPU Technology 有興趣者。

工作項目： BT NIC/Soc藍芽耳機標準/客製化開發，包含 follow BT SIG spec、音訊及DSP 處理，使用者行為模式定義，以及支援客戶端需求。 應徵條件： 碩士以上; 科系不拘。

工作項目： 1. DDR、TV/Mag SD 系統開發、驗證、量產 2. DDR、TV系統客戶問題支援 3.系統SI分析 應徵條件： 1. 大學以上；電機、電機與控制、自動控制、通訊工程、電信、資訊工程、電子、動力機械相關科系畢業為主。 2. 熟悉OrCAD, C, device driver。 3. 具2年以上DDR3/4, LowPower DDR IC 等系統開發驗證及測試相關經驗者為佳。

工作經驗：3年以上 工作項目： 1.Standard Cell Library 支援與維護 2.Memory Compiler 支援與維護 3.NVM (eFuse, OTP, eFlash) IP 支援與維護 應徵條件： 1.碩士及以上電機、資訊相關科系畢業 2.熟悉 Verilog語法與RTL Synthesis及Simulation 等相關數位IC Design Flow者佳 3.有Standard Cell Library、Memory Compiler及 NVM相關經驗者佳 4.有矽智財管理或合約管理相關經驗者佳

工作項目： 視訊處理演算法開發, AI演算法開發, 演算法韌體實現。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、資訊工程相關科系畢業為主。 2. 熟悉 C++, python, matlab. 3. 熟悉 image processing, machine learning, computer vision. 4. 熟悉 SOC/embedded system演算法開發。

工作項目： 1. DDR/eMMC/SD/NAND IP function spec制定與驗證。 2. CP/FT pattern for MP. 3. Customer issue and RMA處理。 應徵條件： 1. 學士以上; 電機工程、電子工程相關科系畢業為主。 2. 具2年以上 TV IC驗証/系統(HW)設計相關經驗者為佳。

1.大學以上電機、電信相關科系畢業 2.工作項目:Wireless Lan demo board design, system integration and verification, auto-testing programming

工作項目： 1. GbE Switch product line for Switch/Broadband project. 2. 10G/5G/2.5G/1G PHY驗證。 應徵條件： 1. 大學以上；電機、電機與控制、自動控制、通訊工程、電信、電子相關科系畢業為主。 2. 具2年以上相關工作經驗者為佳。

工作項目： WiFi/LTE RF系統設計、BT/WiFi/LTE Coexistence機制、RF IC FT. 應徵條件： 1. 碩士以上; 科系不拘。 2. 熟悉 C, Python, Orcad, Pads, HFSS. 3. 熟悉 RF系統架構、Frequency planning、Power planning、Gain Budget、RFI/EMI/EMC. 4. 了解訊號處理、無線通訊原理，具 RF電路設計和下線經驗者尤佳。 5. 具良好跨 team溝通合作能力、有服務熱忱並樂於協助客戶解決技術問題。

工作項目： Android software application and system engineer. 應徵條件： 1. 熟悉 Android application開發，具 Android app客製化開發維護等經驗。 2. 熟悉 JAVA/C++。 3. 具 embedded system開發經驗為佳。 4. 熟悉 gerrit/git/jenkins系統。

工作項目： 1. DDR IP(Controller) Verification and Analysis. 2. PCB/Package Layout Review and Assistance. 3. Signal Integrity(訊號完整度) and Power Integrity(電源完整度) Basic Check and Analysis. 應徵條件： 1. 碩士以上; 電機、電信相關科系畢業為主。

工作項目： 1. WiFi 7 GMAC IP開發. 2. WiFi 7 Data CPU and GMAC IP data path offload Design spec. 3. 開發 WLNIC GMAC以及 Host端 NE/PE電路去新增 Wlan datapath的相關控制 module (e.g. 處理 RX re-ordering module)以達到讓 WiFi & NE可以高度整合，做 datapath上的 direct forwarding. 應徵條件： 1. 碩士以上; 電機工程、電信工程、資訊工程相關科系畢業為主。 2. 具2年以上下列工作經驗者為佳： 2.1 Familiar with HW/SW ARCH of GMAC/NE/Switch IP. 2.2 Familiar with create new design specification for GMAC/NE/Switch IP. 2.3 Familiar with FPGA verification and debug.

工作項目： 1.推行資安管理制度 A.資安管理制度規劃與執行(ISO 27001:2022、TISAX等) B.規劃與執行年度資安計畫 C.建立並維護資安政策與程序 D.規劃及執行資安稽核與風險評估 2.上市櫃公司資安合規 A.確保符合上市櫃公司資安要求，具備資安相關法規遵循稽核經驗 B.規劃與執行上市櫃公司資安相關事項，如個人資料保護法、營業秘密法及上市櫃公司資安指引等要求 3.客戶資安合規管理 A.客戶資安相關合規性要求應對 B.主導或參與客戶資安相關合規性要求專案 4.資安教育訓練 A.規劃與執行資安教育訓練課程 B.熟悉資安相關議題，能產出淺顯易懂之教材 應徵條件： 1.碩士以上，資訊工程、資訊科學等相關科系畢業為主 2.具3年以上IT工作經驗或IT系統維運經驗佳 3.具備資安管理制度導入與管理經驗者佳 4.擁有資安相關認證，如ISO 27001 LA、CISSP、CISM、CISA等 5.善於溝通協調，具任務執行力以及責任心