清大專區

WiFi SoC平台部門負責Linux driver開發, 主要工作內容是與chip designers討論晶片規格; 實作Linux相關軟體驅動與框架, 修復Linux/Uboot軟體問題, 支援客戶產品量產,並與Linux/OpenWRT社群合作開發新功能。

無線通訊測試工程師 軟體自動化測試工程師 系統驗證測試工程師 SQA 品質保證測試工程師.

Looking for 4G/5G Modem System Engineer with technical depth on Protocol/L1 and technical breadth on modem system, with cross-site collaboration and technical communication skill, capable of direct support tier-1 customers and projects and technical deep dive with customers, in charge of customer requirement analysis and customer feature development coordination, willing to proactively initiate tasks for continuous improvements on productivity and quality and modem competitiveness for the long term.

MTK電源管理部門設計設計電源管理IC及電源管理單元以滿足各式各樣智慧手機, IOT, 車用, 以及ASIC的需求. 職缺包含: 1. DC-DC 轉換器 2. 線性電壓調節器 3. 切換電壓調節器

分析及優化手機 5G TestBed 平台的效能，包括以下項目 1. 整合與移植不同 Linux 平台 (Ex. Ubuntu, Cent, RedHat, ...) 2. 整合與應用 Intel/AMD CPU Accelerator API (Ex. Intel Core i9 9/10/12th AVX/TBB/MKL; AMD...) 3. 分析與調校系統整體效能 (Ex. Linux Kernel, Process, Thread, Peripheral(Ethernet/PCIe/...) Driver, ...)

1) 開發針對本公司晶片設計所使用的EDA工具,工作內容包含:需求分析,演算法設計,資料處裡,與使用者介面設計 2) 推廣與嵌入新的流程到未來開案的晶片,目標是提升晶片開發的效率與品質 3) 透過設計演算法或以AI技術來定義與解決IC設計流程遇到的難題

由於 先進製程 與 高整合度晶片 需要 較長的研發時間 及 高製造成本, DV (Design Verification) 已成為 聯發科技 晶片開發流程中 不可或缺的一環 . CDG DV部門負責 開發與執行 最高整合度 Smartphone, TV 與 ASIC 驗證工程. * 內容包含: 整合型驗證環境開發, 大數據分析與效能改善, BUS Fabric / EMI (External memory interface ) / Low power functions 驗證規劃及執行. * 工作中需要 設計 及 精進 Verification plan/methodology/bench, 對 SOC 系統會有整體而深入的了解. * 利用 最新 EDA tool and concept 來完成 你的 驗證計畫. **工作地點:新竹、台北皆可

分為以下幾類工作： (1) 負責Camera HAL/Middleware Design - 設計能兼顧效能及 3rd party features 整合彈性之軟件架構 - Camera for Open Platform 軟硬體架構, 提供更彈性的介面, 讓客戶能夠自行創造自己的價值 (2) 負責Camera feature 整合開發 - Camera features 整合包括含單多幀拍照、雙攝應用、3D 感測、深度學習、人臉辨識, 多攝相機 應用等功能 (Ex: AI Camera, 3D Camera, Secure Camera) (3) 負責Camera System Performance/Power/Memory 協同優化. (4) 不同產品線之相機軟體開發((AR/VR, Window on ARM, Mobile Camera) (5) 負責客戶問題支持與解決 *該職缺可任職於新竹或台北

Constraint 流程設計, 與軟體廠商, 內部設計自動化團隊, IC design 團隊合作並設計timing constraint和netlist data-in 的自動化流程. . 依據IC設計需求, 開發並維護相關 components and scripts. . 協助支援 design teams on flow infrastructures, SDC/Netlist sanity and consistency verification, related tools, and flows. . 新功能的研究開發來改善IC設計流程的效率以及品質.

1. 開發 5G專案高速Serdes技術,負責開發相關的軟韌體設計. 2. 與硬體同仁合作設計出HW engine的規格,並負責撰寫相關driver.

1. 設計與開發 XR (AR/VR/MR) runtime 2. 分析與優化 XR runtime 效能 3. 整合XR runtime 追蹤技術與演算法 4. 實現 XR runtime 擴展以提供應用更多元功能 5. 本職缺可任職於新竹(竹北)、台北

• 負責USB3/USB4 IP開發 • 負責PCIe IP 開發 • 具Serdes design經驗者佳

1. 開發emulation/prototyping 相關的技術及使用流程 2. 建立CPU/GPU emulation/prototyping 驗證平台 3. 協助project team導入emulation/prototyping 技術 4. emulation/prototyping 使用及工具問題的支持 5. 管理 emulator 及prototyping 硬體與使用分配

人工處理器系統架構及RTL設計。 系統架構設計包含效能、功耗、D頻寬、以及面積分析。 並須負擔RTL實做。

In charge of technical program task execution to support team‘s goal

1. PMIC/SerDes 電路驗證 2. 類比電路驗證方法流程開發 3. Serdes/類比/RF電路之IR/EM 分析 4. 類比電路 Verilog-A 行為模型開發 5. 晶片-封裝 (WLCSP/CoWoS/3DIC/InFO 3D.)IR/EM 協同分析流程開發 6. 類比/射頻 CPM 模型化

- Co-work w/ foundry/EDA vendors to define best PD imp recipes - Explore EDA tool new features and introduce to project team - Define proper FOM to project DTCO opportunities - Optimize PG structure for best resource and IR/EM concerns, including pillar types, via stacking layers - Help project team revise scripts, provide guidelines/checkers to check PD quality and feedback potential issues - Build physical-aware timing diagnosis utilities

In this role, you will be a member of the System-on-Chip (SoC) platform modeling team, working with architecture, silicon and software engineering teams to shape the architecture of MediaTek‘s future SoCs. The position calls for independent performance modeling and analysis, documentation, and collaboration with teams across MediaTek. We are looking for highly motivated, hands-on individuals who are passionate about performance modeling of sophisticated SoC features in C++/Python to demonstrate their value and impact. Major Responsibilities: •Responsible for evaluating and improving the SoC performance and efficiency •Developing C++ performance models (C-model) of SoC architectural solutions and features. •Developing tests and microbenchmarks to represent the use cases to run on the model •Gathering and analyzing simulated performance data to evaluate architectural design alternatives under various SoC workloads and benchmarks. •Correlating performance of the SoC RTL infrastruct

1. Perform PMIC/SerDes circuit verification using advanced verification methodologies 2. Analog/Mixed-Signal circuit verification methodology / flow development. 3. Analog/Mixed-Signal circuit behavior model(Verilog-A/Verilog/SV) creation

CPU Physical design, including 1. floorplan, P&R, CTS and timing closure 2. Physical verification