CSR專區

1.將食材依照廚師要求進行切片、切塊或切末等備料的工作 2.清洗食材 3.進行擺盤的動作 4.工作區域和設備的清潔以及保養 5.組合沙拉或冷盤

1.進行環境整理 2.確認預約的客人 3.接待客人、銷售相關美容產品 4.協助美容師進行美容保養、體雕瘦身、儀器等操作等相關療程 5.負責服務客人美體療程、芳香療法、經絡淋巴舒壓 6.儀器的保養

1.整理環境 2.針對預約客人進行確認、安排相關課程 3.針對預約的顧客進行確認 4.進行顧客諮詢，調配適合的精油，讓顧客可以在家進行HOME SPA 5.芳香課程的說明與芳療課程操作，讓顧客選擇適合的課程 6.提供芳香的療程、精油按摩舒壓等一般SPA相關工作服務 7.銷售產品與療程、業績達成 8.服務客人進行皮膚保養、面部頸部按摩、修描睫毛及眉毛、去除不必要之毛髮和化妝 9.美容諮詢，針對顧客膚質判斷所需療程並建議其產品使用，提供顧客高品質服務

無經驗可.免費培訓課程 1.環境整理，儀器保養 2.針對預約客人進行確認、安排相關課程 3.美容諮詢，服務客人進行皮膚保養 4.提供相關的保養建議，讓顧客選擇適合的課程 5.提供芳香的療程、精油按摩舒壓等一般SPA相關工作服務 6.身心靈療癒師培養

工作項目： 1. 切換式電源穩壓器設計。 2. 線性穩壓器設計。 3. 充電器設計。 應徵條件： 1. 碩士以上; 電機、電機與控制、自動控制、 通訊工程、電信、電子科系為主。 2. 具 SIMO/Fast transient response/Low quiescent current/High PSRR設計經驗者尤佳。

工作項目： 負責Audio產品之類比IPs研/開發, ex. ADC/DAC/HP/Class D/Power等IPs。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程等相關科系畢業為主。 2. 具8年以上有Audio產品的類比IPs研/開發經驗。 3. 具5年以上 ADC/DAC/HP/Class D/Power等IPs設計經歷者尤佳。

工作項目 : 負責Audio產品的類比IPs研/開發，以及計畫整合的工作。 應徵條件 : 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程等相關科系畢業為主。 2. 具3年以上類比相關基本IPs之設計經驗；此外，具產品整合經驗者尤佳。

職稱：微處理器設計工程師(Processor Design Engineer) 徵才條件： 1. 碩士以上電機資訊相關科系畢 2. 熟悉 Verilog RTL 及 Synthesis, Simulation 等相關 IC Design Flow 3. 熟悉 Computer Architecture 4. 有下列經驗者更佳： (1)Microprocessor或DSP相關硬體設計 (2)On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計

工作項目： Switch/PON 數位IC設計 應徵條件： 1. 碩士以上，電機工程、電信工程、電子工程、通訊工程相關科系畢業為主 2. 具基本的DATA Communication通訊知識為佳 3. 具RTL電路設計、驗證、合成經驗 4. 熟悉邏輯、電子與電路設計等相關經驗者為佳

工作項目： 1. RMA, HTOL問題協助排除。 2. ESD/EOS可靠度問題協助排除。 3. power/PCB ESD相關 SI/PI分析 (Cable ESD)處理。 應徵條件： 1. 碩士以上；電機電子相關系所畢業為主；曾修習電子電路設計、半導體物理、元件物理課程。 2. 具2年以上半導體可靠度相關經驗者為佳。 3. 具處理 IC ESD or System ESD問題處理經驗者尤佳。

工作項目： 1.AP/Router SoC & Platform development, Network & Peripheral IP design 應徵條件： 1. 碩士以上；電機、電機與控制、電信、電子相關科系畢業為主 2. 具3年以上數位IC 相關經驗者為佳。 (MD1720006)

工作項目： Flash controller電路開發 應徵條件： 1. 碩士以上;電機工程、電信工程、資訊工程相關科系畢業為主 2. 具2年以上數位IC設計相關經驗者為佳 (MD1880018)

工作項目： Design block integration / clcok-gen structure design / synthesis / timing analysis / LEC / scan-insert. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程、資訊科學等相關科系畢業為主。 2. 具2年以上 SoC整合或 synthesis/sta等相關經驗者為佳。

工作項目： 1. SOC integrator! A challenging job for integrating the designs from over 100 digital designers and tens of analog designers. A challenging job of using deep submicron process. 2. Building & Improving the standard environment for digital designers to run front-end flow, such as synthesis, STA analysis, linting, and so on. 3. Cooperating with APR designers for backend timing closure. 4. Block / Whole-Chip CTS (Clock-tree Synthesis) analysis and improvement. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 熟悉 verilog, verdi, STA, synthesis. 3. 具 CTS(Clock tree synthesis) Design/Debug經驗者尤佳。 4. 會寫 script如 perl者更佳。 5. 具六年以上相關工作經驗。

工作項目： Maintain並開發 SD Card相關 IP design. 應徵條件： 1. 熟悉 SD Card、UHS1、UHS2相關 Spec. 2. 具 SD Card UHS1與 UHS2 IP設計開發經驗。 3. 具 UHS2 PHY/MAC或 USB3/PCIe PHY/MAC之IP整合經驗。 4. 具備 SoC晶片整合能力。

工作項目： 1. DDR、TV/Mag SD 系統開發、驗證、量產 2. DDR、TV系統客戶問題支援 3.系統SI分析 應徵條件： 1. 大學以上；電機、電機與控制、自動控制、通訊工程、電信、資訊工程、電子、動力機械相關科系畢業為主。 2. 熟悉OrCAD, C, device driver。 3. 具2年以上DDR3/4, LowPower DDR IC 等系統開發驗證及測試相關經驗者為佳。

工作項目： 1. DDR/eMMC/SD/NAND IP function spec制定與驗證。 2. CP/FT pattern for MP. 3. Customer issue and RMA處理。 應徵條件： 1. 學士以上; 電機工程、電子工程相關科系畢業為主。 2. 具2年以上 TV IC驗証/系統(HW)設計相關經驗者為佳。

工作項目： 10G Server NIC MAC開發與驗證、後段整合，如： 1. Digital IC design. 2. Chip Integration. 3. FPGA verification. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程、通訊工程相關科系畢業為主。 2. 熟悉 Verilog, DCG, VCS, PrimeTime, Spyglass. 3. 精通英文。 4. 具相關經驗者為佳。

【我們的願景】 我們是一間歷史悠久且穩健的公司，三十多年來五崧捷運堅持以『顧客滿意』為目標，提供高品質、高效率的全方位物流服務。我們相信：唯有不斷的求新求進，讓顧客提升效率、降低彼我之作業成本，才能在競爭的市場上，不斷成長茁壯。 誠摯歡迎您，成為五崧的伙伴，與我們一起合作與切磋學習! 【您將協助我們】 1.客服 2.系統審核作業 3.行政文書作業 4.主管交辦事項 客服與調度實屬專業的工作，在五崧捷運調度部門除了可學習基礎的行政作業外，還可同時學習專業的客戶服務與車輛調度工作，以及部門間的協調與車輛時程規劃，培養您工作能力的差異化。

1.負責日常運輸調度作業執行，包含車輛與人員配置、路線安排。 2.協助監控司機出勤狀況，確保符合法規及公司規範。 3.處理運輸過程中之異常狀況（如延誤、突發事件），並即時調整調度策略。 4.協助進行運輸數據彙整與分析，提供調度優化及管理決策參考。 5.支援跨單位溝通協調（如倉儲、營運單位），確保運輸作業順暢。