交大專區

About the Role: Bring your GPU driver expertise and work closely with our Architecture and Micro-architecture teams. In this role, you will contribute across the GPU software stack and help extract maximum performance from the silicon while supporting the development of our next-generation GPU designs. This is not a siloed driver role. You will have opportunities to work across industry-standard graphics and compute APIs, kernel-mode drivers, GPU firmware, performance optimization, and hardware/software integration. What You‘ll Do — The Full Stack: • API Layer: Develop, debug, and optimize features for industry-standard APIs including Vulkan, DirectX, OpenGL ES, and OpenCL. • Kernel & Firmware: Work on kernel-mode drivers and GPU firmware to improve hardware control, stability, scheduling, memory management, and execution efficiency. • Performance: Analyze and optimize bottlenecks across the stack, including driver overhead, memory bandwidth, GPU scheduling, compute throughput, and power/performance tradeoffs. • Cross-Team Collaboration: Work closely with Architecture, Micro-architecture, Compiler, and GPU Model teams to validate GPU behavior, debug complex issues, and improve software/hardware interaction. • System-Level Debugging: Investigate issues across user-mode drivers, kernel-mode drivers, firmware, and hardware models to improve stability, correctness, and performance. Why This Role? • No Silos: You are not restricted to only one layer of the stack. You will have the opportunity to work across APIs, drivers, firmware, and performance. • Hardware-Software Impact: Your work will help the software stack fully utilize GPU hardware capabilities. • Next-Gen GPU Exposure: You will collaborate with architecture, compiler, and modeling teams on technologies that shape future GPU products. Ready to work across the entire GPU stack? Apply today.

Role and Responsibilities • Collaborate with architects and design leads to define and document micro architecture of sub-modules of shader subsystem • RTL coding and deliver high quality scalable design to meet PPA requirements • Collaborate with verification team for feature description, testplan, and coverage closure • Assist DV engineers for debugging functional, performance, power test failures • Collaborate with synthesis and PD team for timing and area closure • Collaborate with power team to identify power saving opportunities and meet power target • Assist block team manager in strategy, planning, scope estimation, and progress reporting

Role and Responsibilities • Responsible for GPU cluster uArch specification, PPA (power, performance and area) optimization for industry-leading GPU hardware IP • Collaborate with Arch/Model/SW team, develop cluster level HW specification that meets feature functionality and PPA metrics • Collaborate with Arch/SW/Design team to identify and solve performance bottlenecks, power/area inefficiency issues • Guide IP design process all the way from RTL coding, verification to tape out and post-silicon debug • Proficiently use AI agent and tools to improve RTL coding, function debug and PPA analysis productivity • Execute & deliver to meet milestones/schedules. • Analyze and debug code pre-silicon and post-silicon issues. • Analyze and influence future GPU architectures. • Construct reliable & trustable relationships across teams internally & externally. • Delivering best in class GPU IP for mobile, automotive, laptop and ASIC applications

1. CPU system design and performance analysis 2. AMBA System bus architecture and integration 3. IP and system design and verification

1. Familiar with chip digital design flow, including RTL integration, simulation, STA, power analysis 2. Basic knowledge of analog design 3. Mixed signal design experience is a plus. 4. SoC architecture exploration and performance analysis experience is plus. 5. Post-silicon mass production experience ((Ex: DFT, CP, FT)) is a plus. 1 . 熟悉數位IC整合流程, 包含RTL, 模擬, 時序分析, 功耗分析, 2 . 具類比IC設計的基本知識 3. 混和訊號IC設計經驗是加分項 4 . 系統架構分析經驗是加分項 5 . 具IC量產相關經驗(Ex: DFT, CP, FT)是加分項

We are looking for talented engineers to join our GPU Architecture team. In this role, you will be at the forefront of defining the next generation of mobile high-performance GPUs. You will be responsible for developing a C++ based model, which serves as the primary tool for architectural exploration, bottleneck analysis, and performance projection before silicon availability. Whether you are a fresh graduate with a strong passion for computer architecture or a seasoned veteran in performance modeling, we invite you to help us push the boundaries of graphics rendering and compute efficiency.

職位與職責： 1. 定義 GPU 編譯器軟體架構及介面。 2. 開發/實作 GPU 編譯器流水線、連結以及各種最佳化/轉換。 3. 與驅動程式團隊及硬體團隊合作，實作新的 API 與硬體功能。 4. 與驅動程式團隊及硬體團隊合作，改善/調整效能與功耗。 5. 執行並交付專案，以達成里程碑與進度要求。 6. 分析並除錯程式碼生成相關問題。 7. 分析並影響未來 GPU 架構的設計。 8. 與內部及外部團隊建立可靠且值得信賴的合作關係。

1. 開發並整合 AI 智能體框架 2. 開發並整合軟體工程系統，以優化軟體開發生命週期 3. 蒐集與分析系統需求及系統設計 4. 支援緊急系統功能或效能問題處理

您將擔任面向關鍵客戶的 AI 架構負責人（Architecture Owner）與主要窗口（Directly Responsible Individual），與客戶及內部研發/產品/平台團隊密切協作，推動 AI 相關需求定義、系統架構設計、效能與品質目標落地、以及問題閉環。此角色需要同時具備深度技術能力與跨組織推動能力，能將客戶需求轉化為可交付的技術方案與量產路徑。

1. 無線區域網路/GNSS演示板設計、系統整合和驗證。 2. 具備PCB電路佈局/調試/開發能力。 3. 處理電磁幹擾問題。 4. 處理高速數位介面問題。

1. Make test pattern plan to cover system bring-up for MP (CP/FT, system test, DVT, HQA, correlation, DPPM reduction) 2. Debug post-silicon issue to identify design weakness and solution finding 3. Correct post-silcion measurement vs. pre-silicon simulaiton, including process, performance, power.

1. 負責CP/FT/SLT/Burn-in/Socket 測試配件開發與驗證 2. 先進封裝測試配件新技術新需求開並導入量產 3. 測試配件供應商管理

1. 系統開發高速訊號測試計畫, 環境, 驗證與除錯. 2. 研究分析比較與效能評比. 3. 制定系統驗證機制與強化重複性測試環境 4. 負責在計畫時程規劃內完成系統驗證與除錯. 5.全球客戶專案技術支持

- This position is for an SoC Architect, responsible for evaluating the technical feasibility and architectural direction of new products prior to project kickoff. - The role requires close collaboration with business teams to clarify market needs and product requirements, as well as cooperation with engineering teams to explore the competitiveness and feasibility of various SoC architecture options. - The architect will integrate cross-functional inputs to define the optimal system-on-chip design architecture, serving as the foundation for subsequent product development. - 此職缺為 SoC Architect，負責於專案啟動前進行產品的技術可行性與架構方向評估。 - 需與商務單位合作，釐清市場需求與產品規格；並與各工程團隊協作，探索不同 SoC 架構方案的優劣與競爭力，評估技術風險與可行性。 - 最終需整合跨部門意見，制定最佳化的系統晶片設計架構，作為後續產品開發的基礎。

1. USB3 Controller Maintainess/Development 2. Short term =＞ Handle the USB3 Controller for different projects and adding new features. Long term =＞ Co-work with USB4 team to co-develop the next gen USB4 controller

我們正在尋找充滿熱情的產品安全工程師或研究員 (Offensive Security)，加入我們的團隊，共同鞏固我們的產品安全。這個職位將為您提供豐富的學習和成長機會，讓您在快速發展的資安領域中脫穎而出。 [工作內容] 1. 安全威脅建模: 對系統安全進行威脅建模，提出安全設計改善建議，並完善安全設計規範。 2. 漏洞分析測試: 對軟體安全進行漏洞分析、安全代碼審查，以及進行模糊/滲透測試。 3. 滲透測試開發: 發展用於漏洞發現的滲透測試方法、腳本或測試工具。 4. 前沿攻擊研究: 研究最先進的攻擊/駭客方法及趨勢，以精進各項安全測試工具及手法。 實際工作內容和範圍將根據所參與的任務而定。 [工作地點] 台北/新竹 [學習成長機會] 1. 技術多樣性: 有機會學習和接觸各式各樣的產品核心技術，擴展您的技術知識面。 2. 實戰的經驗: 與世界一流的資安研究人員合作進行安全性審查，獲得寶貴的實戰經驗。 3. 國際的視野: 參與國際資安會議，了解最新的安全趨勢和技術，提升您的專業知識。 4. 跨領域合作: 與不同技術領域的專家合作，提升您的跨領域協作能力。 加入我們，您將有機會在一個充滿挑戰和機遇的環境中成長，並為全球的產品安全做出貢獻。如果您對資安充滿熱情，並希望在這個領域中不斷進步，我們誠摯邀請您加入我們的團隊!

• Android/ Linux 之PMIC、電池、充電與電量驅動程式/框架開發，並支援客戶問題處理與客製化需求。 • 開發電源管理解決方案，以最大化能源效率並優化電子系統的功耗。 透過測試、模擬以及硬體與軟體元件的優化，分析並提升系統效能。 • 針對功耗與效能面向進行完整的分析與驗證，確保符合業界標準與客戶需求。 • 系統軟體整合的開發與整合。

此職缺為數位IC設計工程師，專注於 Camera / ISP 解決方案。您將負責為多元產品（如智慧型手機、平板、車用系統及家庭娛樂設備）設計具產業競爭力的影像訊號處理器（ISP）。 工作內容： - 與 ISP 演算法工程師密切合作，設計具競爭力的 ISP / CV 硬體架構 - 交付在高效能、低功耗、最小面積之間達到最佳平衡的硬體解決方案 - 負責 RTL 設計、模擬、驗證、合成以及系統整合 - 具備創新能力，能進行 IP 設計之微架構制定與系統架構討論 - 具良好的跨部門合作、問題解決能力與技術溝通能力

職責要求 1. 資料科學團隊管理 - 建立模型開發流程，涵蓋需求確認、資料探索、模型設計、驗證、部署、監控與迭代。 - 管理專案進度、資源分配、風險控管與跨部門協作。 2. AI / Data Product Roadmap 規劃 - 推動 Predictive AI、Interpretive AI、Generative AI 與 Agentic AI 在媒體場景中的應用。 - 建立模型效能、資料品質、使用者採用與商業成效的追蹤機制。 3. 精準廣告與預測式 AI - 帶領團隊發展受眾分群、使用者興趣預測、廣告反應預測、高價值受眾辨識與 campaign performance analysis。 - 與廣告業務、廣告產品、ad operations 及資料工程團隊合作，將模型能力轉化為可銷售、可交付、可追蹤的廣告產品與客戶洞察。 4. 內容推薦與個人化 - 發展使用者閱讀行為分析、內容特徵建模、個人化推薦、熱門內容推薦、冷啟動策略與相似內容推薦。 - 支援首頁、文章頁、App、電子報與推播等場景的推薦邏輯與 A/B 測試。 - 確保推薦模型兼顧點擊成效、內容品質、使用者體驗、內容多樣性與編輯價值。 5. 新聞室生成式 AI 應用 - 帶領團隊發展文章分類、內容標籤、摘要生成、標題建議、議題聚合、受眾匹配與新聞室決策輔助功能。 - 建立生成式 AI 輸出品質評估、編輯回饋機制、人工覆核流程與風險控管。 - 確保 AI 作為輔助工具支援新聞專業，而非取代編輯判斷。 6. 模型治理與負責任 AI - 建立模型文件化、資料來源說明、模型限制、適用範圍與版本管理機制。 - 推動資料品質檢查、模型漂移監測、GenAI 輸出品質評估、偏誤風險管理與異常 fallback 機制。 7. 跨部門協作 - 與新聞室共同定義 AI 輔助工具的應用場景、成功指標與回饋機制。 - 與廣告業務合作，將資料洞察與受眾模型轉化為銷售工具、提案素材與廣告商品。 - 與平台、產品與工程團隊合作，推動推薦實驗、產品優化、模型整合與成效追蹤。 任職資格 1. 具備資料科學、AI、機器學習或資料產品團隊管理經驗。 2. 能帶領團隊從問題定義、模型開發、驗證、部署到成效追蹤。 3. 具備跨部門專案管理與 stakeholder management 能力。 4. 熟悉資料科學、機器學習、推薦系統、NLP 或生成式 AI 應用。 5. 熟悉 Python、SQL 與資料處理流程。 6. 熟悉 scikit-learn、XGBoost、LightGBM、TensorFlow、PyTorch 或類似工具。 7. 熟悉 Google Cloud Platform，並了解 AWS 或其他 cloud data platform。 8. 具備模型部署、MLOps、pipeline、API、batch inference、monitoring 或 production AI 經驗。 9. 能審查模型設計、評估方法、技術文件與實驗結果

1. Develop and implement tailored DRAM controller/PHY solutions for automotive applications. Validate functionality, improve design revisions and meet performance targets as well as system requirements. 2. Perform rigorous design testing and debugging in automotive environments. Troubleshoot and propose solutions for any issues occurring in post-silicon validation. 3. System Level Cache Design & Implementation: Design and implement system level cache strategies to optimize performance and efficiency across our product range. 4. System-Level Understanding: Exhibit a system-level understanding of performance trade-offs, system architecture, memory subsystems, and various memory technologies (DDR3, DDR4, DDR5, LPDDR3, LPDDR4, LPDDR5 etc.). 5 . Ensure that all designs comply with automotive industry standards and regulations, such as ISO 26262 and Automotive SPICE.