交大專區

28nm及以下先進製程(含FinFET) IO電路和ESD防護設計, 工作內容包含 (1) GPIO電路設計(包含ESD/LU防護) (2) 特殊應用IO (SD3.0/SIM card/eMMC等)電路設計(包含ESD/L防護) (3) 高速IO和特殊應用IO在事業部專案上展開和執行 - Advance node (28nm and beyond, including FetFET) IO circuitry and ESD protection design covering fields for (a) General purpose IO circuit design (with ESD/LU protection) (b) Specialty IO (SD3.0/SIM card/eMMC etc.) circuit design (with ESD/LU protection) (c) Project related implementation for high speed/specialty IO Interface - High speed IO, specialty IO circuit design, ESD protection circuit design and simulation. Work with project leader, layout, packaging and system engineers to meet design and system specifications. Work with IO library modeling, characterization teams closely for IP release.

1. Work on 7nm~3nm physical design implementation, methodology, and sign-off 2. Perform floorplan, clock planning, place and route, timing closure, ECO, IR signoff, and physical verification 3. Manage schedule, resolve design and flow issues, drive methodologies and execution

1. IC 整合 2. Package/Floorplan 整合

1. 5G 物理層/通訊協定規格及流程驗證 2. 熟悉5G L1 phy, 通訊協定, IMS, GCF/PTCRB, RF conformance , 並設計測項保證手機系統品質及效能 3. 5G R16 and later features and later new feature verification 4. Maximum throughput 測項開發及驗證 5. 5G 系統環境模擬及測項開發 6. 與營運商或基地台廠商執行互操作聯調/互操作測試/場測 7. 自動化工具開發及大數據通訊協定分析

使用者體驗指標定義和品質保證，使用者體驗驗證工程師。 負責定義旗艦/高端/中端/低端的使用者體驗指標，預估未來用戶體驗發展，確保產品具競爭力。分析競品與客戶對接討論，開發測試手法與測試用例。 有Android phone 使用者體驗/功耗性能 設計或測試經驗，尤其有手機大廠相關測試規劃經驗者，將優先考慮。

1) 數據庫設計：參與數據庫的設計和架構規劃，以滿足業務需求。 故障排除：解決數據庫運行中的問題，並提供技術支持。 2) 數據庫維運：負責數據庫的日常維護工作，包括監控、備份、恢復和升級。 3) 性能監控：監控數據庫系統的性能，並進行必要的優化。 4) 合規性與安全：確保數據庫遵守相關法規和公司政策，並保護數據不受未授權訪問。

1. 應用正規方法在硬體或軟體的驗證上 2. 正規方法文獻回顧與論文分析以改善目前的使用限制 3. 規劃安排跨部門的技術教學與討論課程 4. 相關的文件撰寫與審查修改 5. 此職缺之薪資起始水準為NT$29500~50000，但仍會視人選之學經歷背景調整核定。

1. Package related structure stress analysis including warpage, material study. 2. Package and board level stress modeling for TCT, drop and vibration. 3. IC and package thermal analysis, modeling and characterization 4. Chip-Package-PCB thermal co-simulation and design. 5. System level thermal simulation 6. System level stress simulation

1) 訂定通訊系統使用的CPU及系統架構 2) 開發RTOS、記憶體管理等系統相關服務 3) 開發CPU及平台模擬器 4) 分析軟體行為並增進系統效能 5) 開發CPU及系統相關的驅動及開機流程 6) 開發自動診斷系統問題的工具

1.負責 ASIC Memory IP Driver 軟體開發與 IC驗證環境 2.熟悉軟/韌體、優化、IC驗證 及 除錯 等工作項目 3.執行 IC bring up 與韌體系統整合的工作

1. Package related structure stress analysis including warpage, material study. 2. Package and board level stress modeling for TCT, drop and vibration. 3. IC and package thermal analysis, modeling and characterization 4. Chip-Package-PCB thermal co-simulation and design. 5. System level thermal simulation 6. System level stress simulation

1. 屬於DE部門 2. 支援 WiFi/BT, 手機與 ARM computing等產品晶片開發計畫的FPGA與Emulation驗證工作與驗證技術開發 3. 主要為獨立貢獻者； 長期可依照潛力培養團隊領導能力，並有機會與全球科技產品的領導廠商有直接溝通合作的機會，可藉此培養個人與跨國的領導企業一起合作技術開發的能力。 4. 工作目標如下: a) 支援計畫功能與系統驗證與除錯 b) 規劃及協調驗證資源、項目及時程 c) 改善和加速multi-FPGA與Emulator工作流程 d) 增進FPGA與Emulator驗證效能 e) 研發SoC系統電路分析工具

職缺說明 我們是聯發科技IT MLOps平台團隊，致力於打造高效、可擴展的MLOps平台，提升企業AI模型開發、部署與運維自動化能力。團隊積極導入最新技術並持續學習成長，尋找具備MLOps平台架構設計與實踐經驗的菁英，一同推動公司AI數據驅動轉型。 歡迎對雲端/地端AI平台、機器學習自動化與大型系統架構有熱情的你加入我們！ 工作內容： 1 規劃並設計企業級MLOps平台架構，負責專案規劃、目標訂定、技術選型與落地執行。 2 與跨部門團隊AI合作，協助把商業問題拆解為可自動化實現的AI工作流，支撐AI模型端到端生命周期管理。 3 主導平台核心模塊建置：模型訓練/部署管線、CI/CD for ML、資料流通與版本控管、模型監控與資產管理等。 4 推動企業級MLOps標準化、流程自動化與最佳實踐，優化模型運營效能、穩定性及安全性。 5 參與平台持續優化與技術創新，導入新技術·新工具如Kubeflow、MLflow、Vertex AI等，提升平台功能。 6 協助建立團隊技術文化，分享MLOps相關知識、推動內部技術培訓與交流。

Product 2.5D/3D/3.5D heterogeneous package development, LPDDR/HBM/IPM development for advanced package, product memory roadmap, package memory architecture , customized HBM development

We are looking for AI hardware architect/designer to join our team and play a pivotal role in designing, developing, and optimizing architecture of the neural processing unit (NPU). As an architect/designer, you will be responsible for creating innovative hardware and software solutions that meet the performance, scalability, and efficiency requirements of our advanced NPU environment. The ideal candidate will have a strong background in computer architecture, microarchitecture, and digital design, as well as experience with industry-standard tools and methodologies. You are expected to transform novel ideas into practical proposals for future NPU products, and vet the proposals via prototyping. Extensive knowledge in compiler and operating system is a plus. International travel may be required.

1. 數位電路設計 2. 多媒體電路設計 3. 系統整合

【職務概述】 我們正在尋找具前瞻視野與創新精神的工程領導者，加入生成式 AI 應用平台團隊，打造企業級 GenAI 平台，協助內部團隊快速開發 AI 應用與智能代理，推動數位轉型。您將領導團隊建構關鍵能力，包括 RAG 框架、多代理分析平台與 HyperAutomation 模組，並推進多代理協作、模型路由、LLMOps 標準化與負責任 AI 治理。 【主要職責】 策略與領導：帶領跨領域團隊，制定技術藍圖與 KPI，導入 RAG 2.0、知識圖譜、AI Agent 協作等技術。 平台研發：設計與維運 RAG 框架、多模態分析 Agent、AI 自動化模組，導入 MCP、LangGraph 等前沿技術，強化平台效能與治理。 利害關係人協作：作為技術策略夥伴，協助事業單位導入 GenAI，與資料、業務、安全團隊共創 AI 解決方案，推動開發者生態與負責任 AI 架構。

1. CPU/GPU STA, high-speed & low-voltage timing signoff/ timing closure 方法流程設計 2. STA 流程開發及應用 3. high-speed/low-voltage timing signoff criteria開發及應用 4. 針對project的STA/timing signoff問題進行分析及改善

【景碩科技最新廠，歡迎嚮往管理職發展的夥伴加入景碩】 1. 生產設備故障及卡板等例行性分析與改善。 2. 預防性保養及巡檢機制的study與執行管理。 3. 設備改善專案之研擬與執行。 4. 助理工程師之人員管理、教育訓練。 ※具相關經驗者佳，無經驗可培訓。 ※常日班職缺，無需輪班，但須配合假日值班。 【求職Q&A】您的疑慮，景碩先來幫您回答 Q1:公司有提供宿舍嗎? A1:針對外縣市同仁或是戶籍地離公司25公里以上者，提供便利實惠套/雅房員工宿舍，每月僅需支付1200-1500元(依房型而定)，讓外縣市員工免煩惱，一卡皮箱即可輕鬆入住！ *目前宿舍安排於桃園新屋廠區周邊，距幼獅廠約20分鐘左右車程，需自備交通工具代步。 *或可申請租屋補貼，可享有每月$4000元補助。 Q2:工作時間? A2:常日班8:30-17:30，彈性工時8小時(例如:上班09:00，下班18:00)，讓您可以避開上班尖峰時間，依個人所需自由安排上下班時間。 Q3:面試前須準備什麼? A3:帶著一顆熱忱的心及優質的工作態度，讓景碩與您一同成長茁壯!!

1. 熟悉內部稽核、內部控制、風險管理或資訊系統稽核基本方法，能將流程風險轉化為可測試的控制點與稽核程序。 2. 具備 IC 設計、半導體、電子產品研發或軟硬體開發流程之基本理解，了解從需求、設計、驗證、release 到量產維護之流程風險。 3. 熟悉研發流程常見控制，例如 design review、code review、branch protection、bug tracking、coverage review、waiver approval、release gate、tape-out sign-off 等。 4. 具備資料分析能力，能使用 SQL、Python、Excel Power Query、Power BI、Tableau 或其他資料分析工具進行資料清理、比對、例外偵測與視覺化。 5. 能理解並分析研發系統資料，例如 Git / GitLab / GitHub、Jira、bug tracking system、PLM、release system、IAM、HRIS、EDA / CAD flow log 或其他工程資料。 6. 具備權限管理與存取控制概念，理解 least privilege、JML access control、privileged account review、terminated user access removal、role-based access control 等控制。 7. 了解資訊安全與資料保護基本概念，包括 DLP、USB / cloud storage control、source code protection、sensitive data classification、audit trail、log review 等。 8. 了解智慧財產權與研發資料保護風險，例如 High Sensitive IP、third-party IP、open source software、SBOM、EDA / PDK / Foundry data、NDA data、export control 等。 9. 具備流程訪談與跨部門溝通能力，能與 RD、IT、資安、資料治理、法務、專案管理及流程 Owner 討論風險、控制、資料來源與改善方案。 10. 具備將業務問題轉換為資料規則的能力，例如將「未完成 code review 即 release」轉換為 commit、PR、approval、release tag 之間的資料比對邏輯。 11. 對 AI、Agent、RPA 或自動化稽核工具有興趣或實務經驗，能協助規劃 Audit Agent 的測試規則、資料需求、輸出格式與人工覆核流程。 12. 具備良好文件撰寫能力，能撰寫稽核底稿、流程圖、風險控制矩陣、缺失描述、根本原因分析、改善建議與管理階層報告。 13. 具備獨立思考、問題分析與專案管理能力，能同時處理多項稽核任務、資料分析需求、缺失追蹤與跨單位溝通。 14. 具備高度職業道德、保密意識與風險敏感度，能審慎處理研發機密、客戶資料、IP 資料、權限資料與稽核發現。