交大專區

- Explore timing degrade considering power integrity for proper signoff criterion - Explore EDA tool new features and introduce to project team - Define area-efficient stacking possibilities, robust PG structure for different IP styles - Provide quick assessment to IR severity and improved approaches

1. WiFi 無線通訊系統架構 2. WiFi IP數位設計 3. 計算機系統與周邊架構與數位設計 4. 系統晶片整合

1. Work on 28nm~7nm design implementation, methodology, and sign-off 2. Perform floorplan, clock planning, place and route, timing closure, and physical verification 3. Manage schedule, resolve design and flow issues, drive methodologies and execution 1. Work on 28nm~7nm design implementation, methodology, and sign-off 2. Perform floorplan, clock planning, place and route, timing closure, and physical verification 3. Manage schedule, resolve design and flow issues, drive methodologies and execution

1. Architecture design and RTL implementation of Camera system 2. Verification of Camera system

1. ARM CPU subsystem platform design & integration 2. CPU post-silicon issue resolving

1. 執行功能與性能測試工作,並操作對應的測試儀表. 2. 與同事合作共同定位, 分析與解決測試過程中發現的問題.

1. Smartphone功能開發流程設計及管理 2. 需求管理流程設計及管理 3. 內部project feature管控 1. Smartphone feature development process design & management 2. Requirement management process 3. Internal project feature management and control

1. WiFi 無線通訊系統架構 2. WiFi IP數位設計 3. 計算機系統與周邊架構與數位設計 4. 系統晶片整合

1. Processor ISA design 2. Cache and bus interface 3. DSP and machine learning library design 4. Simulator/modeling and architecture

對於Smartphone AP SoC，從系統效能、功率消耗、實現與應用成本等多重面向分析產品競爭力，進而從系統角度優化硬體架構及軟體配套策略。

職缺一: 1. 專案功耗計算, 分析低功耗的設計並提出可能的解決方案 2. 跨多個 power domain 規劃, 設計, 和驗證 3. 瞭解完整設計流程和整合流程 職缺二: 1.Timing Sign-off and tapeout 2.Data-in/tape out 完整性,正確性檢查及確認. 3.和Front-end RD and backend-end PD,合作, 確保data-in 及Tape out 的進度 *台北/新竹皆有職缺

1. Processor ISA design 2. Cache and bus interface design 3. Simulator/modeling and architecture

1. 主要處理28nm及以下之先進製程 2. 負責後段APR flow 3. 需參與團隊, 合作完成專案 4. 需撰寫程式

1. 數位 IC 設計 2. 高速 MAC/PCS/PHYD 設計 3. 高速電路架構與整合

無線通訊系統 (Wifi, Eithernet, Switch 等) 數位IC的前段驗證， 熟MAC design Verification尤佳。

1. 負責開發以及管理進階技術，中央設計流程和工具(邏輯合成與功能驗證) 2. 與內部設計單位和後段實體設計單位合作整合設計流程 3. 與EDA RD合作開發嶄新技術 4. 與產品執行單位合作導入技術並解決問題，且若有必要，需針對特定IP平行執行。

*負責執行智慧型手機DFT流程，並改善效率與提高測試度。 * DFT 測試架構規劃與實現 * DFT設計整合 * DFT 設計品質確保 * IC量產測試與品質, DPPM改善 * CP/FT/SLT 流程發展

1. ISP 硬體架構設計 2. 上層系統power 與 bandwidth 設計 3. 相機規格制訂 4. ISP 硬體系統規格驗證規畫

負責手機通訊系統中的Digital Front End數位電路設計，包含 1. 接收端 DFE filter 設計 2. 接收端 DFE window/timing 控制設計 3. 數位 AGC設計。

安全性IP/構架 數位電路設計