清大專區

1.負責各項理財及相關金融商品推廣。 2.理專工作經驗3年以上。 2.具信託、保險、投信投顧相關證照及銷售服務特質者優先錄取。 3.樂觀積極，具服務熱忱，勇於挑戰高業績高獎金者。 ~歡迎充滿熱情及企圖心的你，成為我們的一份子~ 理專招募影片: https://youtu.be/YNd7Yp2woHo

1. 推廣優惠專案存款，邀請客戶存入新資金。 2. 開發並協助轉介理財客戶、薪轉戶，拓展新客源。 3. 募集信用卡，集團百貨及關企駐點，提供多樣化優質卡別。 4. 開發新通路，維繫經營良好客戶關係。

【活動企劃專員｜業務拓展 × 提案整合 × 跨部門協作】 ｜你將成為團隊中的整合推手，讓提案從想法變為現實｜ 我們正在尋找一位思緒清晰、執行力強的活動企劃專員，負責協助團隊完成各類提案整合、專案執行與跨部門資源協調，並在多樣化的業務拓展與科技研發專案中發揮角色價值。 這不只是活動現場的工作，更是能讓你全面參與業務前線、內部專案與產業提案的成長舞台！ 【工作內容】 - 協助撰寫與整合政府計畫、業務簡報、產業合作等提案文件。 - 支援公司各項對外活動（如說明會、展會、實體工作坊等）之規劃與現場執行。 - 配合業務發展需求，協助簡報製作、資料彙整與行政支援。 - 與科技研發部門協作，協助專案流程控管與資料管理，提升跨部門溝通效率。 - 定期追蹤各專案執行進度，整理成果簡報與結案報告。 - 處理報價、詢價資料與對外聯繫，建立文件與流程標準。 - 積極參與團隊內部會議與提案腦力激盪，提升整體工作效率與創意品質。 【工作地點】台中市(與面試地點相同) 【出差與外派】必要時需配合出席各縣市的活動執行調派與出差支援性質 【上班時段】週一至週五，日班 9:00–18:00（中午休息1小時） *專案期間需配合加班或假日支援，依公司制度給予補休或加班費。 【職務條件】 學歷要求：大學以上學歷，不限科系（傳播、行銷、企管、設計等相關科系尤佳） 【工作經驗】 - 具備 1 至 3 年活動企劃、專案執行、活動助理或專案支援等實務經驗。 - 熟悉活動執行流程、文案撰寫、排程管理、現場動線設計與廠商對接等基本作業。 - 能獨立處理小型專案並協助團隊完成大型企劃。 【薪資制度與發展】 - 起薪範圍：月薪 NT$32,000～35,000 - 試用期後考核調薪：依據任務完成度與協作能力進行調整 - 每季績效評估制度，優秀者享有專案獎金與升等機會 ※ 實際薪資依個人經歷、能力與證照狀況評估，可於面談時另議 【薪資調整】依照能力表現及各公司部門主管考核規範為主

工作項目 : 負責Audio產品的類比IPs研/開發，以及計畫整合的工作。 應徵條件 : 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程等相關科系畢業為主。 2. 具3年以上類比相關基本IPs之設計經驗；此外，具產品整合經驗者尤佳。

工作項目： 負責下列工作項目之一 1. RF Transceiver設計。 2. LNA/Mixer/PA/VCO設計。 3. RF Frequency Synthesizer設計。 4. PGA/LPF設計。 5. RF EM Modeling。 應徵條件： 1. 碩士(含)以上; 電子電機、電控、電信、通訊等相關科系畢業。 2. 具射頻或類比電路工作經驗者。 3. 熟悉 Cadence EDA環境、Matlab。

Joining in specification definition, designing verification platform, developing behavioral models, and responsible for system and functional verification

1.Writing behavioral model 2.Responsible for functional verification

(1)大學以上電機、電子、資工、通訊相關系所畢 (2)熟悉或對 SoC ( Memory controller, On-chip bus architecture, Re-used IP ..), Ethernet, TCP/IP, NAT, QoS, Network processor/protocols/Architecture 有興趣者

工作項目： 1. 產品功能及 APP Certification測試。 2. 測試案例、測試 SOP撰寫。 3. 需配合出差及客戶端現場支援。 應徵條件： 1. 學士以上; 科系不拘。 2. 熟悉 Linux、Office，以及 Linux基本語法及指令。 3. 熟悉 None. 4. 具1年以上 Media Playback及 Android相關應用產品測試經驗者佳。

工作項目： 1.協助DDT及Smoke Test。 2.協助Regular Test - Video/Audio Basic Test。 3.協助IOP Test、協助RD複製問題。 應徵條件： 1. 專科以上; 科系不拘。 2. 熟悉 Office。 3. 熟悉 None。 4. 無測試經驗可，惟若具有相容性及基本消費型電子測試經驗尤佳。

工作項目： Verification for a CPU design project, which includes: * Responsibility for test plans, testbench documentation and implementation. * Use SystemVerilog language, SVA and UVM methodology for block and top level verification. * Apply formal property checking/formal verification methodologies * Understanding of the fundamentals of computer architecture 應徵條件： 1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 具相關工作經驗者尤佳。 (MD1570002)

工作項目： Design verification, UVM 應徵條件： 1. 大學以上；電機、電機與控制、資訊科學、自動控制、電信、資訊工程、電子、動力機械相關科系畢業為主。 2. 具3~5年design verification 相關經驗者為佳。 (MD1680021)

工作項目： 1.AP/Router SoC & Platform development, Network & Peripheral IP design 應徵條件： 1. 碩士以上；電機、電機與控制、電信、電子相關科系畢業為主 2. 具3年以上數位IC 相關經驗者為佳。 (MD1720006)

工作項目： IC physical designer (APR) 應徵條件： 碩士以上; 電機工程、電子工程、資訊工程相關科系畢業為主

工作項目： SoC Physical Design 應徵條件： 1. 碩士以上;電機工程、電子工程、資訊工程相關科系畢業為主。 2. 具0年以上或2至3年相關經驗者為佳。 (MD1840015)

工作項目： 1.支援客戶由開發至量產所遇到的各種WiFi相關軟、硬體問題。 2.處理客戶回報的問題 ，分析與歸類後並與內部相關RD合作解決問題。 3.執行/製作 Debug SOP並協助客戶或代理商解決問題。 4. SW: 移植，整合，與客製化WiFi 軟體功能到客戶的平台 HW: review電路圖 RF相關量測 interface (PCIE/USB/SDIO) signal量測 應徵條件： 1.3~6年以上軟體或硬體技術開發/支援相關工作經驗. 2.直接支援客戶處理問題經驗 3.具有同時處理多個案子/客戶的能力 4.能配合加班或出差(世界各地) 5.具跨部門 (PM/Sales/RD)、背景(SW\HW)溝通協調能力與經驗. 6.具系統整合能力與相關經驗者為佳 (MD1750007)

工作項目： 1. 支援客戶要求的 customization feature開發。 2. 客戶問題協助解決。 3. SSD controller firmware design。 4. SATA/PCIE protocol firmware design。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學等相關科系畢業為主。

工作項目： 1.PHY (2.5G/10G...) driver developing 2.SoC/BSP peripheral driver developing 3.Switch functions developing 4.Platform and open source developing and maintain, include Linux kernel, lib, open domain utility/software 應徵條件： 1.學士以上;電信工程、電控工程、資訊工程、資訊科學、自動控制、通訊工程、以及相關科系畢業為主 2.具3年以上作經驗 3.具備： 1)C programming 2)Embedded system programming(include linux) 3)Linux kernel and application programming 4)TCP/IP stack 5)Data structure,OS,Algorithm 6)Unit Test

工作項目： 1. SOC integrator! A challenging job for integrating the designs from over 100 digital designers and tens of analog designers. A challenging job of using deep submicron process. 2. Building & Improving the standard environment for digital designers to run front-end flow, such as synthesis, STA analysis, linting, and so on. 3. Cooperating with APR designers for backend timing closure. 4. Block / Whole-Chip CTS (Clock-tree Synthesis) analysis and improvement. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 熟悉 verilog, verdi, STA, synthesis. 3. 具 CTS(Clock tree synthesis) Design/Debug經驗者尤佳。 4. 會寫 script如 perl者更佳。 5. 具六年以上相關工作經驗。