清大專區

工作項目： 1. Data bus controller. 2. 影像處理。 3. 影像壓縮。 4. IP整合。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、通訊工程相關科系畢業為主。 2. 具1年以上相關經驗者為佳。 3. 具備以下任一工程能力： (1) 參與過 data bus access/arbitration相關控制電路設計。 (2) 參與過影像處理相關控制電路設計，並具備相關演算法有一定基礎知識。 (3) 具備優化電路設計能力，以及實際參與電路量產/除錯經驗。 (4) 具有IC整合工作經驗者尤佳。

工作項目： Design block integration / clcok-gen structure design / synthesis / timing analysis / LEC / scan-insert. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程、資訊科學等相關科系畢業為主。 2. 具2年以上 SoC整合或 synthesis/sta等相關經驗者為佳。

工作項目： DDR/SI/PI 的驗證與分析工作，包含 : 1.DDR IP (Controller) Verification and Analysis. 2.PCB/Package Layout Review and Assistance. 3.Signal Integrity(訊號完整度) and Power Integrity(電源完整度) Basic Check and Analysis. 應徵條件： 1.碩士以上;不拘相關科系畢業為主

應徵條件： 1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL Design、SoC Integration & Design Flow、Frontend EDA Tools、Synthesis & STA Methodology、Low Power Design & Verification。 3. 具備 IP Integration、Hierarchical Implementation、Verification 能力；熟悉 TCL/Perl/C++/Python。 4. 英文能力良好，聽說讀寫精通。 5. 有 CPU、GPU、Multi-Core Processor Development 經驗尤佳，例如 Design/Integration/Synthesis/DFT/Timing Closure/Sign-off/Production 等。 6. 積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。 工作項目： 1. High-Performance CPU & GPU Frontend Implementation 2. Advanced CPU Technology Development: High-performance, Ultra-low Power, and PPA Optimization 3. Processor Frontend Development Flow Enhancement & Automation 應徵條件： 1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL Design、SoC Integration & Design Flow、Frontend EDA Tools、Synthesis & STA Methodology、Low Power Design & Verification。 3. 具備 IP Integration、Hierarchical Implementation、Verification 能力；熟悉 TCL/Perl/C++/Python。 4. 英文能力良好，聽說讀寫精通。 5. 有 CPU、GPU、Multi-Core Processor Development 經驗尤佳，例如 Design/Integration/Synthesis/DFT/Timing Closure/Sign-off/Production 等。 6. 積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。

工作項目： 1.High-Performance CPU & GPU & Armv9 & Server-class Compute SubSystem (CSS) Frontend Implementation (including STD cells/SRAM analysis & selection, DFT insertion, Synthesis, low power cells insertion & verification) 2.Advanced ASIC Implementation Flow Development & Automation: High-performance, Low Power, and PPA (Performance, Power, Area) Optimization 3.Physical Synthesis and Collaboration with P&R in Timing/Congestion Analysis and PPA Optimization 4.Perform Power Replay and Power Analysis 5.Perform Pre-layout/Post-layout Quality Checks (including LEC, CLP, ATPG, GCA, PPA quality) 應徵條件： 1.碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2.熟悉 Frontend EDA Tools、Synthesis、Timing Analysis、Low Power Implementation Flow & PPA (Performance, Power, Area) Optimization。 3.有開發Automation Flow的經驗，熟悉 TCL/Perl/Python。 4.英文能力良好，聽說讀寫精通。 5.有 CPU、GPU、Multi-Core Processor、Compute SubSystem Implementation 經驗尤佳，例如 Synthesis/Floorplan/CLP/DFT等。 6.積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU/CSS、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。

工作項目： SOC/IP(DDR/eMMC/SD card/Nand)驗證. 應徵條件： 1. 學士以上; 電機工程、電信工程、電子工程相關科系畢業為主。 2. 具 SOC/IP(DDR/eMMC/SD card/Nand)驗證相關經驗者為佳。

工作項目： 1. SOC integrator! A challenging job for integrating the designs from over 100 digital designers and tens of analog designers. A challenging job of using deep submicron process. 2. Building & Improving the standard environment for digital designers to run front-end flow, such as synthesis, STA analysis, linting, and so on. 3. Cooperating with APR designers for backend timing closure. 4. Block / Whole-Chip CTS (Clock-tree Synthesis) analysis and improvement. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 熟悉 verilog, verdi, STA, synthesis. 3. 具 CTS(Clock tree synthesis) Design/Debug經驗者尤佳。 4. 會寫 script如 perl者更佳。 5. 具六年以上相關工作經驗。

工作項目： 1. Finding solutions for creative applications. 2. RTL coding for function implementation, including simulation. 3. Discuss function spec with system designer 4. Architecture planning for circuit design. 5. Completing front-end design flows, such as synthesis, linting, asynchronous checking, STA and so on. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 經驗不拘，具二年以上相關工作經驗者尤佳。 3. 對所有視覺相關產品有熱情、有想法。 4. 熟悉以下 HDL/Tool(愈多項或單項愈熟尤佳)： verilog, verdi, LEC, linting, perl, synthesis, static timing analysis, Clock tree architecture. 5. 對以下領域有了解更佳(不必全部)： 5.1 Video codec(AVS3, AV2, VP9, HEVC, H.264, and etc.) 5.2 High speed interface, such as HDMI, DDR, USB, and so on. 5.3 Image/Video processing. 5.4 CPU, GPU, and NPU.

工作項目： 1. 開發維護 in-house VIP 2. 支援產品線 IC 驗證計劃 工作地點：台南科學園區 應徵條件： 1. 大學、碩士以上；電機、電機與控制、資訊科學、自動控制、通訊工程、電信、資訊工程、電子、動力機械相關科系畢業為主。 2. 熟悉 SystemVerilog 驗證語言和 perl 相關 scripts。 3. 熟悉 UVM 或 VMM methodology 。 4. 熟悉 PCIE/USB/SATA 等 protocol 。 5. 具4年以上 IC 驗證相關經驗。 6. 有 VIP 開發經驗者尤佳。

工作項目： 1.High-Performance CPU & GPU & Armv9 & Server-class Compute SubSystem (CSS) Frontend Implementation (including STD cells/SRAM analysis & selection, DFT insertion, Synthesis, low power cells insertion & verification) 2.Advanced ASIC Implementation Flow Development & Automation: High-performance, Low Power, and PPA (Performance, Power, Area) Optimization 3.Physical Synthesis and Collaboration with P&R in Timing/Congestion Analysis and PPA Optimization 4.Perform Power Replay and Power Analysis 5.Perform Pre-layout/Post-layout Quality Checks (including LEC, CLP, ATPG, GCA, PPA quality) 應徵條件： 1.碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2.熟悉 Frontend EDA Tools、Synthesis、Timing Analysis、Low Power Implementation Flow & PPA (Performance, Power, Area) Optimization。 3.有開發Automation Flow的經驗，熟悉 TCL/Perl/Python。 4.英文能力良好，聽說讀寫精通。 5.有 CPU、GPU、Multi-Core Processor、Compute SubSystem Implementation 經驗尤佳，例如 Synthesis/Floorplan/CLP/DFT等。 6.積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU/CSS、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。

工作項目： 1. CPU & GPU Backend Implementation (APR) 2. CPU/GPU Backend Flow Development, Enhancement & Automation 3. Advanced CPU/GPU Technology Development: High-performance, Low Power, and PPA Optimization 應徵條件： 1. 碩士以上；電機、資工、電子相關科系畢業為主。 2. 熟悉 APR Tools (Innovus、ICC2、Fusion Compiler…)，有Synthesis、STA/IR Analysis、Physical Verification等相關經驗者佳。 3. 具備程式設計能力，熟悉 TCL/Perl/C++/Python。 4. 有 High Performance CPU/GPU APR經驗尤佳。 5. 個性積極負責、勇於迎接新挑戰，對於 High-Performance CPU/GPU Technology 有興趣者。

工作項目： 韌體撰寫及解決客戶問題 應徵條件： 1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程相關科系畢業為主 2. 熟悉 C語言 3. 熟悉 Orcad

工作項目： Monitor/translator韌體開發，客戶問題解決。 應徵條件： 1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程相關科系畢業為主。 2. 熟悉 C語言,　C++。 3. 熟悉 MCU, orcad。

1. Summary Realtek Semiconductor Corp., located in the Hsinchu Science-based Industrial Park, Taiwan‘s 〝Silicon Valley〝, established in 1987. Realtek‘s efforts to provide the ultimate in pioneering IC technology — along with its firm commitment to creating unique and innovative designs for a broad range of high-tech applications — have won the company a worldwide reputation and made possible a favorable and consistent growth rate in the years since its establishment. In line with the Realtek culture of 〝Self-confidence and trust in people〝, we believe that we can achieve our best, and trust our colleagues can also do the same. Working and learning in Realtek, we openly share knowledge and experience with one another to inspire innovation and pursue growth of the company, as well the individuals. Talent is the important capital of Realtek. Welcome to Join Realtek Family! 2. Essential Job Functions ‧Locate in Southern part of Germany (Frankfurt to Stuttgart, or Stuttgart to Munich) ‧Provide pre-sales and post-sales support. ‧Understand customer requirements, and deliver technical presentations, reports, documents and technology demonstrations. ‧Support customer product development and design. ‧Support customer issue analysis and resolve. ‧On-site support for debug or certification test. ‧Cross-functional collaboration with Realtek internal resources. 3. Education, Skills, Abilities, And Experience Required ‧M.S. or B.S. in Engineering or equivalent. ‧3 to 5 years of progressive professional technical experience in IC design or related areas, direct experience in IC design house FAE is preferred. ‧Strong analytical and problem solving skills. ‧Strong written/verbal communication and negotiation skills. ‧Being proactive and willing to take initiatives. ‧Ability to work independently to achieve goals. ‧Ability to understand and explain technical issues and solutions to technical and non-technical personnel. ‧Native German skill. ‧Medium or higher English skill. ‧Familiar with Ethernet protocols will be a plus. ‧Familiar with Automotive ecosystem will be a plus. ‧Basic or higher Chinese skill will be a plus. ‧Experience of Linux system will be a plus. 4. Industry Automotive Ethernet, Semiconductor 5. Employment Type Full-time 6. Job Functions Engineering, Business Development

工作項目： 1. Bluetooth SoC Firmware Development. 2. FPGA/ASIC Verification. 3. Customer Support. 應徵條件： 1. 碩士以上；電機、電機與控制、資訊科學、自動控制、通訊工程、電信、資訊工程、電子相關科系畢業為主。 2. 有 RTOS 相關開發經驗。 3. 精通 ARM / MIPS assembly, C or C++ programming language。 4. 個性積極, 自我挑戰, 善協調, 有創造力。 5. 依工作業務需求視情況需出差外派。

工作項目： WiFi 6/7/8 MAC System Design and Verification 應徵條件： 1. 學士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、通訊工程相關科系畢業為主 2. 熟悉 Embedded System, ARM/MIPS CPU, Linux, C, Script, Makefile, and etc. 3. 熟悉 LA, Scope, CatC, and etc. 4. 具3年以上主要工作內容: a.) WiFi IP Verification b.) WiFi Design Spec & Architecture for Performance / System scenario / ... c.) Uboot / Linux development for WiFi d.) FW developement for WiFi internal CPU and SoC Netowork Sub-System e.) Research spec and test plan from IEEE-802.11 and WiFi-Alliance f.) Debug g.) ... 另有以下條件由為佳: a.) IC 開發經驗 b.) Computer Architecture c.) C Programming d.) Network protocol & concept e.) Embedded System f.) Uboot / Linux development experience g.) 個性好相處，能融入團隊 h.) 相關經驗者為佳

工作項目： 1.顯示技術畫質韌體設計與開發 2.顯示技術畫質調整 3.客戶技術支援 應徵條件： 1.大學以上，電子、電機、資工、光電相關科系畢業為主。 2.碩士畢業相關工作1年以上經驗者，或是大學畢業後相關工作3年以上經驗者。 3.具下列任一條件者佳: ● 具有TV色彩工程經驗 ● 客戶端畫質調整 ● 對影像處理、視訊處理有興趣者 (MD1380003)

●學歷要求： 研究所以上畢業。 ●科系要求： 電子、電機、資工、通訊、電信、自動控制相關科系，或相關工作3年以上經驗者。 ●具下列任一條件者佳: (1) 具有音訊處理相關演算法經驗或濃厚興趣者 (2) 熟悉錄音工程與播放工程者 (3) 熟音訊編解碼理論者 (4) 熟語音訊號處理者 (5) 熟語音降噪、AEC、麥克風陣列者 (6) 熟 DSP 與音訊處理者 (7) 熟語音辨識演算法者 ●工作項目： 開發創新的音訊或語音演算法。

工作項目： BT NIC/Soc藍芽耳機標準/客製化開發，包含 follow BT SIG spec、音訊及DSP 處理，使用者行為模式定義，以及支援客戶端需求，依工作業務需求視情況需出差外派。 應徵條件： 碩士以上; 科系不拘。

工作項目： 1. 數位電路演算法開發驗證. 2. verilog/RTL coding. 3. 數位演算法開發驗證. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、自動控制、通訊工程相關科系畢業為主。 2. 熟悉 matlab, verilog, RTL, C. 3. 熟悉 scope, spectrum,signal generator. 4. 具下列相關經驗者尤佳： (1) 有類比電路數位校正演算法開發經驗。 (2) 有 verilog/RTL coding經驗。 (3) 熟悉 RFIC類比電路架構。 (4) 有相關電路驗證經驗。 (5) 有 matlab開發演算法經驗。