清大專區

Multi-RAT (6G/5G/4G/3G/2G) modem development. This is a common job description. You may involve at least one or more topics in the following: (1) architecture planning 1.1 Modem/SoC TOP system architecture 1.2 Modem/SoC CPU system design 1.3 Modem/SoC DSP system design 1.4 Modem/SoC BUS system design (2) digital circuit design and verification 2.1 baseband modules 2.2 digital front-end modules 2.3 RF/mixed-mode digital control modules 2.4 Computer/network system modules 2.5 High speed interface design (3) IP integration 3.1 Clock/reset, test modeand low power mode design 3.2 floorplan and synthesis development (4) Design methodology 4.1 design flow enhancement (low power/verification/etc) 4.2 chip MP quality control flow

1. Lead or support SoC architecture design, modeling, and technical feasibility studies across specific domains, including cellular modem, connectivity (Wi-Fi/Bluetooth/GNSS/UWB), performance, and power. 2. Lead or support SoC architecture development for smartphone, thin-modem, CPE/telematics, and gateway products, focusing on system performance and power considerations based on product requirements. 3. Lead or support technical feasibility studies of product requirements and collaborate with domain architects and product marketing teams to develop competitive product specifications.

1 Develop the Timing/EM signoff criterion for leading process node and 3DIC. 2 Maintain the Timing/EM Signoff criterion ,provide issue solving and consultant for projects on abnormal/unfixable timing/EM violation 3 Develop new Timing/EM signoff methodology to be applied during chip synthesis/APR/STA/EM . 4 SPICE correlation for new timing/EM signoff criterion 5 Regression test for every signoff methodology by STA violation/slack analysis, EM results 6 Post-silicon data analysis for silicon-proven timing/EM signoff criterion

Senior Technical Program Leader | USB3/USB4 Customer Issue Resolution

1. WiFi/BT/UWB 公板設計及驗證 2. PCB 公版設計, 除錯, 驗證 3. FCC/CE/TELEC EMI 防治對策 4. 支持客戶應用及量產導入

1.Develop GNSS Signal Processing / Measurement Engine/ Positioning algorithm (GNSS Positioning, A-GNSS), INS related firmware/software. 2.Develop on Embedded System, 3GPP, AGNSS Certification/Application and develop GNSS system software. 3. Customer issue resolving

北美電信商晶片認證 1.北美各電信商(ex: AT&T, Verizon, T-mobile) 的晶片認證所需的儀表, 基站, 實網等不同領域的驗證需求. 2.針對不同類型的客戶產品評估需求/風險, 提前規劃預測試協助客戶順利取得北美電信產品認 3.內部多專案與客戶專案並行時, 內部協調測試資源優化各專案進行度並避免客戶緊急問題延燒

1. 新產品風險評估及擬定封裝基板&顆粒&板級可靠度驗證計畫 2. 驗證失效品之電性及物性分析 3. 客戶新產品可靠度問題諮詢 4. 新封裝或基板供應商稽核及認證 5. 封裝或基板供應商品質及可靠度管理 (品質異常事件處理, 變更管理, 例行性稽核, 評比等) 6. 新產品及技術導入品質及可靠度管理 7. 封裝或基板供應商品質改善專案

1. 新產品風險評估及擬定封裝基板&顆粒&板級可靠度驗證計畫 2. 驗證失效品之電性及物性分析 3. 客戶新產品可靠度問題諮詢 4. 新封裝供應商稽核及認證 5. 封裝供應商品質及可靠度管理 6. 新產品及技術導入品質及可靠度管理 7. 封裝供應商品質改善專案

1. Wired or wireless communication system transceiver architecture or algorithm design. 2. RF/Analog front end & baseband system spec definition 3. Channel and impairment modeling 4. Baseband algorithm development 5. System performance verification

1.開發嵌入式硬體驅動程式及驗證硬體設計 2.維護及開發硬體信任根功能, 包含簽名校驗, 密鑰管理, 版本回滾保護,度量啟動, 權限存取管控 3.整合新產品規格功能

1.設計測試硬體配件 2.IC驗證 3.CP/FT 測試程式開發 4.量產維護

1.負責區域網路(LAN)與資料中心網路的日常維運管理，規劃並執行網路相關專案。 2. 設計、部署及優化基於 Spine-Leaf / EVPN-VXLAN 的次世代資料中心網路架構，持續大規模路由協議調校，確保服務高可用性與低延遲。 3. 管理與維護交換器(Switch)、路由器（Router）及雲端互連設備，以及網路異常診斷與故障排除。 4. 管理防火牆、IPS 等網路資安設備，維護存取控制策略與權限，確保網路安全合規。

1. 4/5/6G modem hardware architecture and digital circuit design task 2. Define hardware architecture of a digital IP/system 3. Include Clock, Bus (AXI/APB/NOC/…), Async design, high speed IF, new IP for sub-sys design topic 4. IP and Subsys digital design and PPA optimization 5. Subsys integration from RTL to gate level including timing closure and testability 6. Design methodology and integration flow improvement

1. 顯示子系統設計(架構, RTL和整合) 2. 顯示模組IP設計 3. 顯示界面設計 (如. MIPI-DSI) 4. 低功耗顯示設計 5. 顯示系統優化 (PPA, ecosystem SOC/DDIC/LCM) 6. 顯示技術開發 (手機, 車用, 智能眼鏡等) 1. Familiar with IC Digital Design, RTL Coding and Integration Flow 2. Better to have Multimedia or Display Related Experience 3. Better to have Low Power Design Experience 4. Better to have Integration Experience 5. Better to have Display Eco-system Experience

類比、射頻、3D-IC矽中介層等電路全客製化佈局設計及自動化流程設計

負責GPU IC產品開發、IC後段驗證，良率提升，以及客戶問題除錯

我們誠摯招募具高度熱忱且具備一定經驗的製程與元件開發專才，致力於為聯發科技（MediaTek）的內部產品及客製化晶片（ASIC）開發先進製程平台。 在此職務中，您將負責評估最尖端的半導體製程節點（如 2nm、1.4nm、FinFET、GAA/Nanosheet 等），推動設計與技術協同最佳化（DTCO），並確保晶圓代工廠的製程能力與我們的產品藍圖完美契合，以實現最佳的功耗、效能與面積（PPA）表現。 主要職責： 1.技術評估、晶圓代工廠合作對接（Foundry Interfacing）以及製程與元件開發。 2. 元件目標規格設定，以及標準元件庫（Library）／模型（Model）／製程設計套件（PDK）之對齊與驗證。 3. 製程客製化與Post-silicon tuning，以最大化產品效能。 4. 推動製程端之設計與技術協同最佳化（Process DTCO）。 5. 針對良率（Yield）與可靠度（Reliability）開發DFM。 6. 先進製程技術之先期研究（Process technology pathfinding）。

1.Digital design (RTL design, Synthesis, integration, verification) 2.SoC Chip design, integration 3.Familiar with VLSI design flow is a plus

參與先進製程下ASIC及其他產品的開發與導入。 支援新產品線，如CPO、IVR、cHBM......等技術的設計、驗證與量產導入。 與跨部門團隊合作，解決產品開發過程中的技術問題，確保專案順利執行。 持續追蹤先進半導體製程與新穎封裝技術的產業動態，提供技術建議。