清大專區

(請留意：為加快面試安排時間，2026校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2026年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。

(請留意：為加快面試安排時間，2026校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2026年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。

(請留意：為加快面試安排時間，2026校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2026年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。

(請留意：為加快面試安排時間，2026校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2026年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。

. Familiar with ISO26262 safety software requirement breakdown for Cockpit and ADAS SoC, especially focus on SoC safety island . Customer Support: Provide technical support to customers and cross-departmental collaboration to ensure driver function development . Capable for the software architecture design and software safety analysis based on RTOS operating systems

Product 2.5D/3D/3.5D heterogeneous package development, LPDDR/HBM/IPM development for advanced package, product memory roadmap, package memory architecture , customized HBM development

1、Lead and manage partnerships with ecosystem stakeholders, including infrastructure vendors, test equipment suppliers, and mobile network operators. 2、Organize and facilitate regular technical alignment meetings, roadmap synchronization sessions, issue resolution discussions, and IODT (Interoperability Development Testing) engagements. Ensure timely follow-up and progress tracking for all activities. 3、Support local operator engineering teams in multi-party collaborations (operators, infra vendors, MediaTek) for proof-of-concept (PoC) trials, modem feature promotion, and brand marketing to enhance MediaTek product competitiveness. 4、Collaborate cross-functionally with internal teams to provide actionable ecosystem intelligence, insights, and trend analysis for modem feature planning, risk assessment, and commercialization timeline management. 5、Manage both short-term and long-term ecosystem partner requirements, including legal contract review and negotiation.

1. Neuropilot 模型轉換工具的增強、維護與客戶支援 * 強化模型轉換工具對不同模型及不同深度學習框架的支援範圍 * 開發通用的模型優化策略，簡化模型在轉換後的結構 * 開發並優化 PC 端模型執行工具，用於模型量化及轉換後的準確度評估 * 排除並解決與模型轉換工具相關的技術問題 2. NeuroPilot 模型量化工具的增強、維護與客戶支援 * 調查最先進（state-of-the-art）的量化演算法並進行可行性實驗/分析 * 設計並實作量化演算法及分析工具，以降低量化後的準確度損失 * 排除並解決與模型量化工具相關的技術問題

1. 針對電視晶片開發影像與視訊處理演算法 2. 針對電視晶片開發畫質演算法之韌體. 3. 針對AIPQ, 插幀, 超分, denoise 有經驗 4. 與硬體設計工程師共同實現演算法於IC. 5. 與客戶共同開發客製化畫質演算法

Fully accountable with the team to deliver highly competitive ARM based CPU IP. Implementation skill required ranged from RTL, synthesis, DFT, Floorplan, Placement, CTS, Routing, Timing Closure, and physical verification.

1. CPU/GPU STA, high-speed & low-voltage timing signoff/ timing closure 方法流程設計 2. STA 流程開發及應用 3. high-speed/low-voltage timing signoff criteria開發及應用 4. 針對project的STA/timing signoff問題進行分析及改善

負責開發和維護微控制器單元（MCU）的底層軟體架構與實作， 此職位需要對 CPU 與低階系統軟體開發有深入了解。 - 設計、開發和優化 MCU 的軟體，包括初始化程式碼、驅動程式和外設庫。 - 與硬體工程師合作，確保軟體與 MCU 硬體正確整合。 - 處理穩定度與能耗相關問題並提供及時解決方案。 - 與韌體開發人員密切合作，支援在 MCU 平台上的應用程式開發。

1. DFT architecture exploration & evaluation for next-gen process node & package technology of MediaTek: * Scan chain insertion & ATPG pattern generation * Pattern validation through simulation & silicon analysis(pass/fail, shmoo, fail log, etc.) * Diagnosis to help manufacture process improvement 2. Co-work with SoC architect, RTL designer, physical design engineer, and package engineer to define best architecture for 3D-IC: * PPA(Performance/Power/Area) impact analysis & mitigation via DFT innovation * Develop & integrate DFT-related RTL design modules to test chip

對於DFT晶片測試有興趣者，特別是 Automotive low DPPM DFT 以及 RISC-V DFT 領域， 負責開發與實行DFT流程，以降低測試成本、提高產品品質為目的 As a member of DFT engineering team, the candidate will develop methodologies and implement DFT for pre/post-silicon DFT flow and contribute to Automotive/RISC-V product test quality. Work with senior engineers across disciplines (DE, IMP, PE, TE) to meet low cost and high quality testing

負責 SoC／系統層級的效能與功耗分析、優化。 與硬體、韌體、軟體、架構等團隊合作，推動效能與功耗改善方案。 針對系統瓶頸進行深入分析，提出有效的優化解決方案。 參與 DVFS、低功耗設計、系統資源管理等技術的開發與調教。 針對 Windows 平台，優化 Windows PPM（Processor Power Management）設定，提升系統效能與功耗表現。 分析並調教 Windows Power Management 相關設定，確保系統在各種使用情境下達到最佳效能與最低功耗。 撰寫技術報告與文件，並提供內部團隊及客戶技術支援。

• SoC FPGA/ASIC 驗證和驅動程式開發 • 在Windows和UEFI平台上進行SoC SDK平台開發 • 在ARM平台上進行Windows系統分析和性能改進

1. 在AI產品上負責Memory IP上相關開發、熟悉軟/韌體、除錯、優化及測試等工作項目。 2. 負責IP SDK 與診斷程式開發。 3. 協同團隊共同完成系統雛型建立、驗證及性能優化與調適。 4. 達成客戶端產品導入，並支援產品量產工作。

1. Serdes/High speed interface related PHYD IP architecture planning. 2. Serdes/High speed interface related PHYD IP RTL coding. 3. Serdes/High speed interface related PHYD IP front-end and back-end integration. 4. Co-work with MAC design team and DV team for IP verification. 5. Co-work with Analog design team for PHY co-simulation.

1. HSI IP development 2. Short term: Help integration of on-going project including QC. 3. Long term: Deep learn into 3rd party HSI IP. Know the detailed spec of PCIe/UCIE/USB4 and able to co-work with DV.

1. 負責 WiFi baseband 演算法效能調校。 2. 進行 WiFi 系統效能分析與除錯。 3. 進行WiFi新功能研究並進行概念驗證（POC）。