交大專區

1.優化和改進生產制程，以提高生產效率和產品品質； 2.分析生產過程中的不良品成因，針對焊點缺陷、元件偏移等典型問題實施根因分析； 3.編制標準化操作指導手冊，參與新工藝方案驗證與導入測試； 4.參與新產品開發階段的治具設計、鋼網製作，處理新產品異常問題。

職責要求 •Design TX/RX, analog front-end, serializers/deserializers, high-speed level shifters, predrivers/drivers, and termination/impedance calibration blocks. •Equalization: Feed-Forward Equalization (FFE), DFE, CTLE and related adaptation/control loops. •Clocking support for links (e.g., CDR interactions, low-jitter clock generation/distribution as needed by PHY). •SI analysis and creation/validation of IBIS/IBIS-AMI models; channel characterization (insertion loss, return loss, crosstalk) and eye diagram margin assessment. •Own end-to-end block/IP delivery: architecture studies, specification, transistor-level design, simulation, post-layout sign-off, and silicon bring-up/characterization. •Build verification test benches; validate performance across PVT corners, mismatch/Monte Carlo (as applicable), and post-extraction parasitics. •Work closely with layout/mask designers: floorplanning guidance, layout reviews, and ensuring LVS/DRC clean implementation and parasitic awareness. •Support interface integration and sign-off: PPA optimization, reliability checks (e.g., EM/IR, aging/overstress), and timing closure collaboration. •Support IP integration on to Testchip as well as post-silicon evaluation including correlation with simulation and root-cause analysis for first-silicon bring-up. 任職資格 •BS/MS in Electrical/Electronics Engineering (or related). •Typically 7-10+ years of relevant experience in analog/mixed-signal IC design. •Strong fundamentals in CMOS device operation, analog design, feedback/stability, noise/jitter, and deep-submicron effects. •Proficiency with industry-standard tools (typical): Cadence Virtuoso, Spectre/ADE or HSPICE; plus modeling/scripting (e.g., Verilog-A/SystemVerilog, Python) as needed by the domain. •Ability to communicate clearly, document design decisions, and drive results in a cross-functional environment. Preferred / Nice-to-Have Experience •Experience with any high-speed interface protocols is a plus (e.g., DDR/LPDDR, HBM, UCIe, MIPI, LVDS).

職責要求 •Design high-speed TX/RX analog buffer circuits for LPDDR6 memory interfaces, including output drivers, input receivers, level shifters, termination, impedance calibration, biasing, and reference circuits. •Define and implement programmable drive strength, slew-rate control, and on-die termination schemes to meet LPDDR6 electrical and timing requirements. •Translate system and interface specifications into detailed transistor-level circuit architectures and design specifications. •Own end-to-end block/IP delivery, including architecture studies, schematic design, pre-layout simulation, post-layout extraction, and sign-off. •Build and maintain verification test benches; validate performance across PVT corners, mismatch/Monte Carlo, aging, and post-extraction parasitics. •Analyze high-speed performance metrics such as eye margin, jitter, timing skew, voltage noise sensitivity, and simultaneous switching effects. •Work closely with layout engineers to provide floorplanning guidance, review critical layouts, and ensure robust matching, isolation, and parasitic control. •Support interface integration and sign-off, including power, performance, area (PPA) optimization and reliability checks (e.g., EM/IR, overstress, aging). •Support testchip and product silicon bring-up, characterization, and correlation with simulation results; drive root-cause analysis and ECOs as needed. •Collaborate effectively with digital design, verification, layout, package, SI/PI, product, and test teams. 任職資格 •BS or MS in Electrical/Electronics Engineering or related field. •Typically 5+ years of relevant experience in analog/mixed-signal IC design, with emphasis on high-speed I/O or memory interface circuits. •Strong fundamentals in CMOS device operation, analog circuit design, feedback and stability, noise/jitter analysis, and deep-submicron effects. •Hands-on experience designing high-speed TX/RX buffers, termination and impedance calibration circuits, and voltage-domain level shifters. •Proficiency with industry-standard design tools, typically including Cadence Virtuoso, Spectre/ADE or HSPICE, and post-layout extraction flows. •Ability to clearly communicate design intent, document trade-offs, and drive results in a cross-functional environment. •Basic written English proficiency required. Candidates must be able to read and write emails in simple English to communicate effectively with non-Mandarin-speaking colleagues. Preferred / Nice-to-Have Experience •Experience with memory or high-speed interface protocols such as LPDDR, DDR, HBM, or similar interfaces. •Experience with post-layout sign-off, EM/IR analysis, and reliability-aware analog design. •Familiarity with signal integrity concepts, channel effects, and interaction between I/O circuits and package/channel parasitics. •Experience supporting silicon validation, ATE characterization, and simulation-to-silicon correlation. •Scripting or automation experience using Python, SKILL, Verilog-A, or similar for simulation regression and result analysis.

• 維運與監控雲端平台，確保AI算力服務穩定運行 • 實施雲端成本監控與資源優化策略 • 協助客戶技術支援，回應平台使用與故障排除需求 • 執行資安政策（MFA、IAM、加密存取等）與備援機制 • 撰寫技術文件與SOP，支援團隊知識管理與訓練 • 協助跨部門專案導入，並推動AI雲端解決方案落地

1.熟悉AUTO CAD軟體 2.3D圖轉2D圖並標示尺寸 3.略懂SOLDWORKS繪圖軟體 4.主管交辦事項

1. 負責水機電系統規劃與設計並整合弱電/空調與消防以完成完整圖說，並能根據需求提出完整解決方案。 2. 執行系統檢討與改善，提升設備運作效能並進行維護與優化工作。 3. 使用AutoCAD、Revit等繪圖軟體繪製及修改空調、水電和消防等相關工程圖紙。 4. 熟悉BIM技術，進行建築、機電整合設計，並確保各專業間設計的一致性。 5. 熟悉相關建築與水電法規及安全標準，負責技術文件的編制和合規審查。 6. 支援設備安裝與測試，進行故障排查與技術支援，並協助施工團隊解決現場疑難問題。 7. 參與專案管理，整理與管理技術文檔，協助估算工程量及編制材料清單。 歡迎你的加入，成為我們團隊的一份子！期待你帶來專業的機電設計能力，和我們一起實現卓越的工程成果！

1. 負責水機電系統規劃與設計並整合弱電/空調與消防以完成完整圖說，並能根據需求提出完整解決方案。 2. 執行系統檢討與改善，提升設備運作效能並進行維護與優化工作。 3. 使用AutoCAD、Revit等繪圖軟體繪製及修改空調、水電和消防等相關工程圖紙。 4. 熟悉BIM技術，進行建築、機電整合設計，並確保各專業間設計的一致性。 5. 熟悉相關建築與水電法規及安全標準，負責技術文件的編制和合規審查。 6. 支援設備安裝與測試，進行故障排查與技術支援，並協助施工團隊解決現場疑難問題。 7. 參與專案管理，整理與管理技術文檔，協助估算工程量及編制材料清單。 歡迎你的加入，成為我們團隊的一份子！期待你帶來專業的機電設計能力，和我們一起實現卓越的工程成果！

ㄧ、依據施工圖，焊接及填料、焊條，進行金屬加工工序 二、從事簡易機件製作與加工修配工作 三 、瞭解工作計畫與目標，與相關工作人員協調合作方式及工作程序 四、從事工程設備使用現場安裝，技術服務及支援等工作 五、機台加工、組裝作業、安排操作程序 電焊CO2、西工 技工、半技工 兼職、正職兩者皆可 ******有經驗者佳****** 產品: 油壓機械製造

1、建立 AI Data Center 電力系統模型，進行供配電系統模擬分析。 2、執行 Load Flow／Power Flow 電力潮流分析。 3、執行 Short Circuit（短路分析）及 Protection Coordination（保護協調）分析。 4、執行電力暫態（Transient）及動態（Dynamic）模擬分析。 5、支援 AI Rack、HVDC、800VDC 等供電架構分析與評估。 6、建立及整合 Digital Twin／DSX 電力系統模擬流程。 7、撰寫分析報告，並與跨部門團隊合作提供技術建議

1.檢查社區內各種機電消防設備。 2.檢查各種機具、電機的故障狀況，並修換損舊組件及線路。 3.進行線路的舖設及連接。

1、具冷凍空調工程經驗3年 2、獨立完成冷凍空調工程配管、配線及施工作業，確保工程品質與進度 3、進行冷凍空調相關設備檢修、測試及保養，排除異常及確保運行穩定 4、有相關冷凍空調證照者佳 👍享公司福利 ▶每月固定聚餐 ▶三節獎金 ▶保障年薪13個月 ▶電話費補助

負責企業生產計劃與製造控制流程的系統導入、功能設定與日常維護，以優化生產排程與產能利用效率。

負責電動車馬達動力計 (Dynamometer, DYNO) 與 Powertrain HIL (Hardware-in-the-Loop) 研發系統整合工作 * 致茂電子於 SAE WCX 發表電動車控制測試技術 https://www.chromaate.com/tw/newsroom/news1142 * 致茂電子攜德國分公司助力清大賽車工廠征戰歐洲賽事 https://www.chromaate.com/tw/newsroom/news670

💼 職務名稱：水電消防維護保養技術員【臺北捷運公司-文湖線】 🌟 對水電與消防一腔熱血嗎？或是對工程維護保有無窮的好奇心？ 現在就加入我們，一起守護捷運的順暢與安全吧！💪🚇 🔧 你的每日任務 1. 定期進行機電設備的巡檢，確認一切正常，並在需要時進行日常保養及修繕 2. 接受主管安排，完成其他交辦事項，讓任務進行得萬無一失 3. 運用施工架與油壓升降機，進行高效能的設備維修 🙌 如果你肯學習，願接受挑戰，只要有一顆熱情認真的心，我們歡迎你的加入！ 快來一同融入這個團隊，感受工作中的成就與使命感吧！ 🚀

1. 負責 AI Server / GPU Server 平台整體系統架構規劃與設計。 2. 規劃 AI Rack (or AI Cluster) 架構，包含 compute、network、power 與 cooling integration。 3. 協助高功耗 AI Server thermal 與 power architecture 設計，包含 liquid cooling、rack power density、PSU/BBU 等。 4. 協助 CSP/Hyperscaler 等客戶進行技術討論、需求分析與 solution customization。 5. 評估新世代 AI Infrastructure 技術與 roadmap，包含 CXL、UEC、Optical Interconnect、Rack-scale Architecture 等。 6. 須與外國客戶直接溝通, 具備英文聽說讀寫能力。

1.具不銹鋼CNC加工技術者佳 2.使用MasterCam軟體撰寫加工程式。 3.使用量具量測加工產品 4.負責機台操作與維護。 5.規劃、執行與維護量產的產品。 6.具調架機經驗佳。

1.機械相關背景或具CNC經驗者佳 2.熟SolidWorks與AutoCAD 3.對產品設計和估價有興趣者

1.機械相關背景或具CNC經驗者佳 2.熟SolidWorks與AutoCAD 3.對產品設計和估價有興趣者

1.機械相關背景或具CNC經驗者佳 2.熟SolidWorks與AutoCAD 3.對產品設計和估價有興趣者 4.板金件機構設計經驗者佳 5.歡迎中高齡具相關經驗者來應徵