清大專區

1. 設計與開發 XR (AR/VR/MR) runtime 2. 分析與優化 XR runtime 效能 3. 整合XR runtime 追蹤技術與演算法 4. 實現 XR runtime 擴展以提供應用更多元功能 5. 本職缺可任職於新竹(竹北)、台北

• 負責USB3/USB4 IP開發 • 負責PCIe IP 開發 • 具Serdes design經驗者佳

1) 開發針對本公司晶片設計所使用的EDA工具,工作內容包含:需求分析,演算法設計,資料處裡,與使用者介面設計 2) 推廣與嵌入新的流程到未來開案的晶片,目標是提升晶片開發的效率與品質 3) 透過設計演算法或以AI技術來定義與解決IC設計流程遇到的難題

分為以下幾類工作： (1) 負責Camera HAL/Middleware Design - 設計能兼顧效能及 3rd party features 整合彈性之軟件架構 - Camera for Open Platform 軟硬體架構, 提供更彈性的介面, 讓客戶能夠自行創造自己的價值 (2) 負責Camera feature 整合開發 - Camera features 整合包括含單多幀拍照、雙攝應用、3D 感測、深度學習、人臉辨識, 多攝相機 應用等功能 (Ex: AI Camera, 3D Camera, Secure Camera) (3) 負責Camera System Performance/Power/Memory 協同優化. (4) 不同產品線之相機軟體開發((AR/VR, Window on ARM, Mobile Camera) (5) 負責客戶問題支持與解決 *該職缺可任職於新竹或台北

Constraint 流程設計, 與軟體廠商, 內部設計自動化團隊, IC design 團隊合作並設計timing constraint和netlist data-in 的自動化流程. . 依據IC設計需求, 開發並維護相關 components and scripts. . 協助支援 design teams on flow infrastructures, SDC/Netlist sanity and consistency verification, related tools, and flows. . 新功能的研究開發來改善IC設計流程的效率以及品質.

由於 先進製程 與 高整合度晶片 需要 較長的研發時間 及 高製造成本, DV (Design Verification) 已成為 聯發科技 晶片開發流程中 不可或缺的一環 . CDG DV部門負責 開發與執行 最高整合度 Smartphone, TV 與 ASIC 驗證工程. * 內容包含: 整合型驗證環境開發, 大數據分析與效能改善, BUS Fabric / EMI (External memory interface ) / Low power functions 驗證規劃及執行. * 工作中需要 設計 及 精進 Verification plan/methodology/bench, 對 SOC 系統會有整體而深入的了解. * 利用 最新 EDA tool and concept 來完成 你的 驗證計畫. **工作地點:新竹、台北皆可

1. 開發emulation/prototyping 相關的技術及使用流程 2. 建立CPU/GPU emulation/prototyping 驗證平台 3. 協助project team導入emulation/prototyping 技術 4. emulation/prototyping 使用及工具問題的支持 5. 管理 emulator 及prototyping 硬體與使用分配

1. 考量modem 上 AI應用的需求, 定義維護 modem 軟體架構 2. 與領域專家共同評估modem AI需求 3. 提供演算法與類神經網路建議給不同 Modem AI 應用 4. 廣泛地持續追蹤 AI 相關領域的技術發展 5. 利用AI開發軟體工程相關的應用, 例如modem 各項技術的效能優化 6. 在Modem AI 以及 軟體工程 AI 上, 引領想法討論並轉換成實際可執行的建議

1. 負責 5G modem 通訊軟韌體整合, 從規劃/開發整合方法, 帶領測試人員驗證, 到推動問題分析解決, 完成整合工作 2. 規劃可用性驗證, 建置並優化持續整合開發/驗證環境 (Continuous Integration) 以提昇軟體品質及開發效率 3. 5G modem 軟體工程相關事務問題解決, 與 5G modem 工程團隊合作持續提昇軟/韌體品質

1. 類比IC設計 2. 電源管理IC或ADC/PLL/Serdes類比電路整合及下線

1. 先進製程技術製程開發 2. 先進封裝技術開發

1. 與軟體工程師合作優化系統性能、能效及記憶體管理。 2. 分解AI系統性能及功耗並進行瓶頸分析 3. 與軟體工程師和算法開發人員合作以整合出符合客戶需求之AI軟體架構 4. 瞭解系統權衡, 提出下一代架構之改進建議

1. 開發公司手機/平板所需的Clock與電源管理IC 2. 負責系統規格的制定,功能驗證與系統效能改善 3. 與硬體/軟體/演算法同仁合作開發晶片從雛型設計到量產 4. 產出參考韌體給不同專案整合並量產 5. 該職缺可任職於新竹或台北

1. 802.3 Ethernet PHY 應用整合設計,IC功能驗證與系統效能改善 2. 與硬體/演算法/軟體同仁合作開發晶片從雛型設計到量產 3. 與軟體同仁共同設計自動化驗證高速介面並除錯,e.g. USB, PCIe, xGMII, Ethernet, MIPI 4. 支持客戶應用及IP導入

1. 電源管理晶片與低功耗系統設計 2. 混合信號積體電路: 電源控制, 數位控制震盪器, AUXADC, SerDes 應用等 3. 數位電路設計與晶片整合 (frontend/backend integration)

CPU Physical design, including 1. floorplan, P&R, CTS and timing closure 2. Physical verification

Optimize GPU performance, area/power for representative workloads (graphics and compute) from the perspectives of memory sub-system, low-power design/policy and implementation strategy. System modeling framework to simulate hardware with different accuracy/throughput tradeoffs at different stages of the design; supervise Performance/Power/Area investigation/validation and facilitate architecture/design decisions;

- Co-work w/ foundry/EDA vendors to define best PD imp recipes - Explore EDA tool new features and introduce to project team - Define proper FOM to project DTCO opportunities - Optimize PG structure for best resource and IR/EM concerns, including pillar types, via stacking layers - Help project team revise scripts, provide guidelines/checkers to check PD quality and feedback potential issues - Build physical-aware timing diagnosis utilities

In this role, you will be a member of the System-on-Chip (SoC) platform modeling team, working with architecture, silicon and software engineering teams to shape the architecture of MediaTek‘s future SoCs. The position calls for independent performance modeling and analysis, documentation, and collaboration with teams across MediaTek. We are looking for highly motivated, hands-on individuals who are passionate about performance modeling of sophisticated SoC features in C++/Python to demonstrate their value and impact. Major Responsibilities: •Responsible for evaluating and improving the SoC performance and efficiency •Developing C++ performance models (C-model) of SoC architectural solutions and features. •Developing tests and microbenchmarks to represent the use cases to run on the model •Gathering and analyzing simulated performance data to evaluate architectural design alternatives under various SoC workloads and benchmarks. •Correlating performance of the SoC RTL infrastruct

1. Perform PMIC/SerDes circuit verification using advanced verification methodologies 2. Analog/Mixed-Signal circuit verification methodology / flow development. 3. Analog/Mixed-Signal circuit behavior model(Verilog-A/Verilog/SV) creation