交大專區

【工作內容】 1.SAP ERP等內部系統維護 2.既有系統或新專案之內部需求釐清 3.系統計畫推進與追蹤 4.專案管理與供應商管理 5.報表自動化與內製化推動 【工作需求】 1.工作經歷：2年以上 2.擅長工具：Excel等Office、SAP、ERP、Tableau、Uipath、鼎新BPM 3.工作技能：專案溝通／整合管理、系統維護 【其他條件】 -ERP相關開發經驗須至少1年 (SAP尤佳) -對餐飲業態有興趣 -溝通能力佳

職責要求 1.協助推動及維護資訊安全管理制度(ISMS)，執行ISO 27001相關文件管理、風險評估及持續改善作業。 2.配合內部及外部稽核作業，追蹤改善事項並確保制度落實。 3.協助執行資訊安全檢測作業，包括弱點掃描、改善追蹤及風險管理。 4.撰寫及維護資訊安全相關文件、管理辦法及作業流程。 5.規劃並執行資訊安全教育訓練與宣導活動，提升同仁資安意識 任職資格 1.具資訊安全相關經驗或證照佳（ISO 27001、資安管理、弱點掃描等）

職責要求 1.統籌公司各營運據點之機電、空調、給排水、消防、弱電及相關設備維護。 2.建立設備巡檢、預防性保養及故障維修制度。 3.負責年度工程維修計畫及設備更新汰換規劃。 4.統籌裝修、改裝、設備更新及新據點工程專案。 5.負責工程發包、廠商評估、議價、合約及工程進度管理。 6.監督工程品質、施工安全、成本及工期。 7.建立工程預算並進行工程成本控管。 8.負責消防、電氣、空調、電梯、鍋爐等設備之定期檢查及法規符合性。 9.配合政府機關及相關檢查單位完成設備檢查及改善。 10.推動能源管理、節能改善及設備效能優化。 11.建立工程SOP、緊急應變流程及設備維修紀錄。 12.管理工程團隊，負責人員配置、排班、教育訓練及績效管理。 13.與營運、財務、採購、資訊及各店點主管協調工程需求，確保營運不中斷。 任職資格 •大學以上，機械、電機、冷凍空調、建築、土木或工程相關科系。 •8年以上工程／機電相關經驗，具3年以上主管經驗。 •具百貨、商場、飯店、購物中心、連鎖門市或大型商業空間工程管理經驗尤佳。 •熟悉機電、空調、給排水、消防、弱電等系統。 •具工程發包、廠商管理、預算及專案管理能力。 •熟悉相關法規及設備定期檢查制度。 •具節能、能源管理及設備改善經驗。 •具良好跨部門溝通及現場問題處理能力。 •能處理突發設備故障及營運緊急狀況。 加分條件 •具大型商場／百貨工程管理經驗。 •具機電、消防、空調等相關證照。 •具新店開幕／商場改裝／大型裝修專案經驗。 •具多據點工程管理經驗。

職責要求 • 規劃公司整體IT策略及資訊系統發展藍圖。 • 負責ERP、POS、CRM、會員、電子支付及相關營運系統管理。 • 統籌總部及各營運據點之網路、Server、Wi-Fi、VPN及資訊設備。 • 建立IT服務管理、Help Desk及使用者支援機制。 • 負責資訊系統維運、異常處理及服務可用性管理。 • 規劃資訊安全、權限管理、備份、災難復原及資安防護機制。 • 推動雲端服務、系統整合及資訊基礎架構優化。 • 主導ERP／POS／CRM等系統導入、升級及整合專案。 • 透過BI、數據分析及報表系統協助管理階層掌握營運績效。 • 評估AI、RPA、數位工具及自動化應用，推動企業數位轉型。 • 管理資訊設備、軟體授權、IT供應商及外包廠商。 • 編列IT年度預算並進行成本控管。 • 建立IT SOP、資訊安全制度及系統維運文件。 • 管理資訊團隊，負責工作分配、人才培訓、績效管理及資源配置。 任職資格 • 大學以上，資訊工程、資訊管理、電機、資工或相關科系。 • 8年以上IT相關經驗，具3年以上資訊主管／IT Manager經驗。 • 具零售、百貨、商場、餐飲、飯店、連鎖或多據點企業IT管理經驗尤佳。 • 熟悉ERP、POS、CRM、會員系統或零售資訊系統。 • 具網路、Server、Cloud、資安及資訊基礎架構管理經驗。 • 具IT專案管理及系統導入經驗。 • 熟悉供應商管理、IT預算及外包管理。 • 具資訊安全、備份及災難復原概念。 • 具數位轉型、BI、AI或流程自動化經驗者佳。 加分條件： • 有多據點／商場型企業資訊管理經驗者優先。

職責要求 1.公司資訊設備及網路環境之建置、管理與維護，包括電腦、印表機、NAS、伺服器、網路設備及電話系統等。 2.Microsoft 365 平台管理與維護（包含 Outlook、Teams、SharePoint、OneDrive 等服務）。 3.Active Directory（AD）帳號、群組權限及網域環境管理。 4.使用者資訊問題排除與技術支援。 5.協助資訊系統導入、優化及相關文件建立。 6.主管交辦事項 任職資格 1.具 Windows 伺服器管理經驗。 2.具資訊安全相關經驗或證照（ISO 27001、資安管理、弱點掃描等）。

1. 熟悉電機及金屬加工設備的操作原理，負責設備安裝、維護及故障排除。 2. 能夠閱讀和理解電路圖及水管系統圖，進行電路及水管系統的安裝和維修。 3. 負責金屬製造設備的定期檢查、測試及預防性維護計劃制定。 4. 熟練使用水電工具及測試設備，進行焊接及金屬加工作業。 5. 安裝和調試新設備，確保系統效能穩定及安全性符合規範。 6. 熟悉金屬製造相關的法規及安全標準，嚴格遵守安全規範及操作流程。 7. 更新維護技術文檔及記錄，支援工程流程優化，提升系統效能及穩定性。 歡迎加入我們的團隊，與我們一同致力於金屬製造技術的發展與創新！立即投遞履歷吧！ 可配合出差者尤佳

1. 軟硬體協同設計：參與早期規格或硬體系統定義，從軟體觀點提供優化建議。 2. 關鍵技術解決：編寫核心原型代碼，解決效能瓶頸等複雜系統級別問題。 3. 技術指導：提升團隊架構思維與技術實力。

•重點開發技術: 系統開發、高速資料實體層(physical layer) 資料傳輸軟體開發、優化硬體效能及產品量產品質控管 •主要目標: 完成Enterprise/AI/xPU等相關產業客製化IC的軟韌體開發與系統整合，並協助客戶產品量產，有SLT的經驗 •負責新產品的系統設計與開發，確保符合公司及客戶的需求 •協助量產過程中的技術問題解決，並提供專業建議以提升生產效率與品質 •與跨部門團隊合作，確保產品從設計到量產的順利過渡 •分析並改善現有系統和流程，以提高產品質量和生產效率 •參與產品測試和驗證，確保產品符合相關標準和規範

• Lead GPU verification efforts across unit, subsystem, and full-chip levels, partnering closely with GPU architects, RTL design leads, performance engineers, modeling teams, and software/firmware teams. • Develop a deep understanding of GPU specifications and microarchitecture, including the 3D graphics pipeline, compute workloads, shader cores, memory hierarchy, cache/coherency, command processing, scheduling, and control subsystems. • Define the overall verification strategy, methodology, test architecture, milestones, and quality metrics for assigned GPU IPs and/or top-level GPU integration. • Drive creation and execution of comprehensive verification plans, ensuring traceability from architectural and RTL specifications through test implementation, functional coverage, assertions, and closure. • Lead development and maintenance of scalable SystemVerilog/UVM verification environments, including reusable agents, BFMs, scoreboards, reference models, checkers, and HW/SW co-simulation infrastructure. • Guide the team in developing directed, constrained-random, stress, error-injection, and scenario-based tests for graphics, compute, memory, and control features. • Drive functional and code coverage closure through rigorous coverage analysis, identification of verification gaps, and creation of targeted tests for corner cases and late-stage bug escapes. • Own regression health for the verification scope: establish regression strategy, monitor quality metrics, prioritize failures, coordinate triage, and drive root-cause resolution with design and architecture teams. • Review verification plans, testbench architecture, test code, coverage models, and debug approaches; provide technical mentorship and guidance to DV engineers. • Partner with performance, architecture, and design teams to develop performance-verification workloads, execute emulation/prototyping runs, analyze bottlenecks, and support performance, power, and area (PPA) optimization. • Drive efficient debug of complex RTL, testbench, firmware, and HW/SW co-simulation failures, clearly communicating root cause, impact, and resolution plans to cross-functional stakeholders. • Collaborate effectively across geographically distributed teams and communicate verification status, risks, and closure plans to project leadership.

參與 5G/6G New Radio 行動通訊數位基頻 IC 與 IP 開發. 包括multi-RATs (2/3/4/5/6G) modem的架構設計, RTL 設計, 整合和驗證.

1. Processor micro-architecture design 2. Cache and bus interface 3. DSP and machine learning library design 4. Simulator/modeling and architecture

1 Develop the Timing/EM signoff criterion for leading process node and 3DIC. 2 Maintain the Timing/EM Signoff criterion ,provide issue solving and consultant for projects on abnormal/unfixable timing/EM violation 3 Develop new Timing/EM signoff methodology to be applied during chip synthesis/APR/STA/EM . 4 SPICE correlation for new timing/EM signoff criterion 5 Regression test for every signoff methodology by STA violation/slack analysis, EM results 6 Post-silicon data analysis for silicon-proven timing/EM signoff criterion

Senior Technical Program Leader | USB3/USB4 Customer Issue Resolution

1.WiFi/BT Reference board design, system integration and verification. 2.Capability for PCB circuit layout/debug/develop. 3. Dealing with EMI issues 4. Dealing with high-speed digital interface issue

我們正在尋找一位具備先進製程元件特性量測與 SPICE 元件模型經驗豐富的工程師。 * 驗證 SPICE 模型並追蹤來自晶圓廠的模擬與實測 (S2S) 一致性 * 執行廣泛的元件特性量測與分析，以利製程與元件評估及基準比較 * 建立符合內部需求的客製化內部模型 * 為設計人員提供元件與 SPICE 模型相關的諮詢與指導方針

1. Wired or wireless communication system transceiver architecture or algorithm design. 2. RF/Analog front end & baseband system spec definition 3. Channel and impairment modeling 4. Baseband algorithm development 5. System performance verification

1. Optimize 6G/5G modem architecture and associated hardware/software flows in aspects of system performance/power/area (PPA) to improve product competitiveness. 2. Develop architectural simulation, system-level modeling, and analysis platforms for modem baseband system performance, low-power optimization, and hard real-time (HRT) latency analysis. 3. Collaborate closely with domain architects to deliver quantitative reports based on simulation data, driving key architectural decisions. 1. 優化 6G/5G 解調架構及相關的硬體/軟體流程，提升系統效能／功耗／面積（PPA），增強產品競爭力。 2. 開發架構模擬、系統級建模與分析平台，用於評估基帶系統效能、低功耗優化與硬實時（HRT）延遲分析。 3. 與領域架構師緊密合作，根據模擬數據產出量化報告，推動關鍵架構決策。

我們的使命是協助公司將生成式 AI（Generative AI）有效導入日常工作流程，推動員工提升工作效率與創新能力。 此職位將擔任技術團隊與業務單位之間的橋樑，協助規劃 AI 導入策略、設計賦能活動、推廣最佳實務，並蒐集使用者需求與回饋，持續優化 AI 工具的應用成效。 我們期待對 AI 技術充滿熱情，具備優秀溝通能力與推動能力的人才，一同加速企業 AI 轉型。

• Lead FPGA development activities across functional prototyping, emulation, performance evaluation, and database generation flows. • Work closely with architecture, design, verification, software, firmware, and performance teams to understand system requirements and define FPGA implementation strategy. • Drive FPGA functional flow, including RTL integration, FPGA partitioning, synthesis, place-and-route, timing constraints, timing closure, bitstream generation, bring-up, and debug. • Drive FPGA performance flow to support in-house performance evaluation, workload execution, data collection, profiling, and performance database generation. • Design, implement, integrate, and optimize FPGA logic using Verilog/SystemVerilog/VHDL. • Develop and maintain FPGA prototypes and emulation platforms for system validation, software enablement, firmware development, and hardware/software debug. • Support performance analysis by enabling representative workloads, collecting runtime metrics, identifying bottlenecks, and collaborating with architecture/design teams on improvement opportunities. • Define and improve FPGA methodology, automation, build flows, regression infrastructure, and debug processes for both functional and performance use cases. • Support and integrate interfaces such as PCIe, DDR, AXI, Ethernet, SPI, I2C, UART, and other standard protocols. • Provide technical leadership, mentor engineers, coordinate cross-functional execution, and drive issue resolution across multi-site teams.

1.Propose design verification plan and do the execution based on IP and system HW architecture/application 2.Develop design verification environment 3.Develop required verification methodology and adopt into project 4.Develop HW emulator/FPGA platform to accelerate design verification task 5.Co-work with SW/HW engineering to valid function and shift-left SW develop 6.Debug and root cause failure with SW/HW engineering in both pre-silicon and post-silicon