交大專區

1. Lead or support SoC architecture design, modeling, and technical feasibility studies across specific domains, including cellular modem, connectivity (Wi-Fi/Bluetooth/GNSS/UWB), performance, and power. 2. Lead or support SoC architecture development for smartphone, thin-modem, CPE/telematics, and gateway products, focusing on system performance and power considerations based on product requirements. 3. Lead or support technical feasibility studies of product requirements and collaborate with domain architects and product marketing teams to develop competitive product specifications.

1. WiFi/BT/UWB 公板設計及驗證 2. PCB 公版設計, 除錯, 驗證 3. FCC/CE/TELEC EMI 防治對策 4. 支持客戶應用及量產導入

1.Develop GNSS Signal Processing / Measurement Engine/ Positioning algorithm (GNSS Positioning, A-GNSS), INS related firmware/software. 2.Develop on Embedded System, 3GPP, AGNSS Certification/Application and develop GNSS system software. 3. Customer issue resolving

北美電信商晶片認證 1.北美各電信商(ex: AT&T, Verizon, T-mobile) 的晶片認證所需的儀表, 基站, 實網等不同領域的驗證需求. 2.針對不同類型的客戶產品評估需求/風險, 提前規劃預測試協助客戶順利取得北美電信產品認 3.內部多專案與客戶專案並行時, 內部協調測試資源優化各專案進行度並避免客戶緊急問題延燒

1.開發嵌入式硬體驅動程式及驗證硬體設計 2.維護及開發硬體信任根功能, 包含簽名校驗, 密鑰管理, 版本回滾保護,度量啟動, 權限存取管控 3.整合新產品規格功能

1.設計測試硬體配件 2.IC驗證 3.CP/FT 測試程式開發 4.量產維護

1.負責區域網路(LAN)與資料中心網路的日常維運管理，規劃並執行網路相關專案。 2. 設計、部署及優化基於 Spine-Leaf / EVPN-VXLAN 的次世代資料中心網路架構，持續大規模路由協議調校，確保服務高可用性與低延遲。 3. 管理與維護交換器(Switch)、路由器（Router）及雲端互連設備，以及網路異常診斷與故障排除。 4. 管理防火牆、IPS 等網路資安設備，維護存取控制策略與權限，確保網路安全合規。

1. 4/5/6G modem hardware architecture and digital circuit design task 2. Define hardware architecture of a digital IP/system 3. Include Clock, Bus (AXI/APB/NOC/…), Async design, high speed IF, new IP for sub-sys design topic 4. IP and Subsys digital design and PPA optimization 5. Subsys integration from RTL to gate level including timing closure and testability 6. Design methodology and integration flow improvement

1. 4/5/6G modem Hardware platform IP and Subsys digital design and PPA optimization 2. Define hardware architecture of a digital IP/system: Include Clock, Bus (AXI/APB/NOC/…), Async design, high speed IF, new IP for sub-sys design topic 3. Subsys integration from RTL to gate level including timing closure and testability 4. Design methodology and integration flow improvement

職責要求 1.新產品開發(NPD)：主導高速網路線、網路跳線（Patch Cord）及箱線（Bulk Cable）之結構設計、規格制定與打樣開發。 2.製程與技術優化 3.高頻訊號分析 4.跨部門與工廠對接推行並落實QA管理制度 任職資格 1.具備5年以上線纜（Cable）或連接器（Connector）產業研發經驗，其中須包含至少 3 年以上的研發團隊管理經驗。 2.英文能力 TOEIC600 以上

職責要求 1.執行1.5KW~7.5KW永磁同步馬達（PMSM）及無刷直流馬達（BLDC）的驅動硬體開發，包含功率電子、電源管理、驅動電路設計。 2.熟悉DC-DC、AC-DC電路設計，包括逆變器、功率開關（如 MOSFET、IGBT）的選型與應用確保系統效率與穩定性。 3.熟悉 霍爾感測器、編碼器、電流檢測、溫度監測等感測電路 設計 4.具有電磁干擾分析(EMI)及電磁相容性(EMC)設計與測試經驗 5.跨部門溝通與協作-與企劃、研發及生產團隊緊密合作，進行產品設計、驗證與量產導入 6.會使用 Altium Designer 尤佳 任職資格 學歷與經驗： 1.電機工程、自動化控制、電子工程或相關領域本科以上學歷，碩士以上尤佳 2.3年以上馬達驅動器或電機控制系統開發經驗 分析與測試能力： 1.熟練使用示波器、功率分析儀等測試工具進行調試與性能驗證 2.具備故障排除和系統穩定性測試的經驗 3.撰寫設計驗證報告及可靠度測試計畫 加分條件： 1.具備高速電機（如無人機電機、伺服電機）控制經驗者優先考慮 2.熟悉功能安全標準（如 IEC 61508、IEC62061）者尤佳

簡單電腦系統維護，兼任總務

1.Digital design (RTL design, Synthesis, integration, verification) 2.SoC Chip design, integration 3.Familiar with VLSI design flow is a plus

1. Processor core, cache and peripheral verification 2. Verification flow and methodology 3. Advanced tool and verification technology survey

1. 5G NR通訊系統分析 (a) 5G NR實體層規格及流程驗證 (b) 基頻演算法設計驗證及訊號分析 (c) 整體系統效能驗證與流程分析 2. 5G NR通訊平台開發 (a) 內部測試平台開發 (基本功能,算法) (b) 系統性能以及RRM分析平台開發

1. 顯示子系統設計(架構, RTL和整合) 2. 顯示模組IP設計 3. 顯示界面設計 (如. MIPI-DSI) 4. 低功耗顯示設計 5. 顯示系統優化 (PPA, ecosystem SOC/DDIC/LCM) 6. 顯示技術開發 (手機, 車用, 智能眼鏡等) 1. Familiar with IC Digital Design, RTL Coding and Integration Flow 2. Better to have Multimedia or Display Related Experience 3. Better to have Low Power Design Experience 4. Better to have Integration Experience 5. Better to have Display Eco-system Experience

1. RTL設計 2. 數位電路設計 3. 數位多媒體系統設計 4. SOC整合 5. 系統匯流排架構設計

高速類比SerDes電路全客製化佈局設計及自動化流程設計 Fully custom layout design for analog high-speed SerDes circuit and layout automation flow development.

我們誠摯招募具高度熱忱且具備一定經驗的製程與元件開發專才，致力於為聯發科技（MediaTek）的內部產品及客製化晶片（ASIC）開發先進製程平台。 在此職務中，您將負責評估最尖端的半導體製程節點（如 2nm、1.4nm、FinFET、GAA/Nanosheet 等），推動設計與技術協同最佳化（DTCO），並確保晶圓代工廠的製程能力與我們的產品藍圖完美契合，以實現最佳的功耗、效能與面積（PPA）表現。 主要職責： 1.技術評估、晶圓代工廠合作對接（Foundry Interfacing）以及製程與元件開發。 2. 元件目標規格設定，以及標準元件庫（Library）／模型（Model）／製程設計套件（PDK）之對齊與驗證。 3. 製程客製化與Post-silicon tuning，以最大化產品效能。 4. 推動製程端之設計與技術協同最佳化（Process DTCO）。 5. 針對良率（Yield）與可靠度（Reliability）開發DFM。 6. 先進製程技術之先期研究（Process technology pathfinding）。

參與先進製程下ASIC及其他產品的開發與導入。 支援新產品線，如CPO、IVR、cHBM......等技術的設計、驗證與量產導入。 與跨部門團隊合作，解決產品開發過程中的技術問題，確保專案順利執行。 持續追蹤先進半導體製程與新穎封裝技術的產業動態，提供技術建議。