交大專區

1. 應用於I/O 小晶片的 SerDes 設計驗證工作. 包含從原型測試到量產晶片, 並與類比, 數位, 演算法設計團隊和系統應用團隊合作. 2. 負責實現測試腳本或設計測試韌體, 以驗證SerDes 類比IP和物理層效能. 3. 負責建立自動化測試程式和資料分析, 以測試SerDes 類比IP和物理層效能的特性和失效分析

設計以資料中心和人工智慧產品為導向的高速Serdes連接PHY架構。該職位的主要職責是為世界級客戶設計並交付ASIC產品。您將參與打造低功耗、高性價比且高速的Serdes PHY設計。您將有機會拓展視野，與來自多個國家的同事合作。此職位所需的專業知識包括數位通訊設計（均衡器、有限脈衝響應濾波器）、類比設計（鎖相環、類比數位轉換器、校準）和系統單晶片（SoC）設計（微控制器、匯流排協定）。

1. 優化數位 IC 設計 BE 流程與方法 2. 執行與管理數位 IC 設計 BE 相關任務 (2.a) Physical aware synthesis, DFT-SCAN, DFT-MBIST insertion (2.b) STA timing analysis 與 fixing (2.c) Netlist level QC，例如 CLP 3. 與 FE RTL designer 及 PD APR 團隊密切合作，針對 PPA（Performance, Power, Area）進行 design 及 clock structure 的優化 4. 將依應徵者的年資與專業經驗，提供不同的職級

1. AI 處理器系統架構/微架構設計 2. AI 處理器系統 BUS 與 memory, power/clock/reset 控制電路及其周邊相關電路設計 3. 車用安全性相關設計

1. 負責 Android 手機各類視頻場景（本地播放、串流媒體 YouTube/TikTok）的功耗量測，並建立和維護功耗數據。 2. 針對功耗異常或高耗電場景進行 root cause 分析，包含系統資源調度 (ex: CPU, GPU, DDR, Display pipeline) ，並能使用 perfetto, systrace 和 ftrace 等工具分析系統狀態。 3. 與 multimedia, display 及系統優化團隊合作，提出具體的功耗優化建議，並且不影響流暢度和畫質。 4. 自動化工具開發，提升測試效率。 5. 競品分析，針對市場主流旗艦機種進行視頻功耗對比與架構分析。

1. 先進SoC晶片設計整合 2. 先進製程 IC 設計實現與技術開發 3. 關鍵 IP RTL-2-GDS 技術開發

1. GPU driver development. 2. GPU compiler development. 3. GPU application development.

1. 領導IC專案的軟體開發（功能開發與驗證） 2. 追蹤開發進度並解決技術問題 3. 與軟體/韌體團隊合作 4. 有與IC驗證團隊合作經驗者尤佳

1. AI處理器, DSP, 和相對應的周邊IP驗證環境開發 2. 從module到IP的功能驗證及自動化環境 3. Formal技術探討及實作 4. 設計測試pattern以對低耗電及效能做分析 5. Post-silicon 除錯 及 耗電/效能correlation

1. Design and RTL implementation of SoC debug modules 2. Integration and verification of debug components (e.g., trace, monitor, access port) 3. Debug signal capture, trace, and analysis for SoC platforms 4. BUS topology and debug mechanism circuit design 5. Support SoC debug flow and issue localization 6. Collaborate with cross-functional teams to optimize debug performance 7. Documentation and test specification for SoC debug features

1. Architecture design and RTL implementation of SOC platform. 2. SoC system performance analysis

1. 負責 Windows 平台於 SoC 硬體架構上的系統整合、除錯與效能優化。 2. 與硬體、韌體及軟體團隊合作，分析並解決系統層級問題（如開機失敗、驅動異常、效能瓶頸等）。 3. 使用各類 Debug 工具（如 WinDbg、JTAG、Serial Debugger、Logic Analyzer 等）進行問題定位與根因分析。 4. 撰寫 Debug 報告並提出改善建議，加速產品迭代與優化。 5. 參與新產品導入 (NPI) 流程，協助設計驗證與量產前的系統穩定性測試。 6. 追蹤並分析客戶回報的系統問題，提供技術支援與解決方案。 7. 參與量產產品的系統整合與 Debug 專案。

1. Wi-Fi 驅動程式和韌體開發設計及驗證 2. Wi-Fi 等無線晶片之跨層架構介面設計 3. 開發並取得Wi-Fi Alliance認証 4. 移植WLAN驅動程式到各Android, Linux核心和手機產品 5. 協助研發軟體新技術與新工具 6. 維護量產的產品

人工智慧處理器系統架構及RTL設計。 系統架構設計包含效能、功耗、頻寬、以及面積分析。並須負擔RTL開發與部分整合工作。

AI 處理器系統軟體工程師 負責 MediaTek AI 處理器系統軟體的開發，主要職責包括： 1. 開發與優化 AI 處理器的 Linux 核心驅動程式及韌體，以最大化系統效能。 2. 在早期開發階段設計 NPUSYS 架構並實現相關軟體。

1. 針對不同產品（智慧型手機/汽車/...）進行互連IP/Fabric IP/系統級快取IP/相關匯流排子系統設計 2. 與設計驗證團隊合作，確保功能性 3. 與效能驗證團隊合作，確保滿足效能要求（頻寬/延遲） 4. 執行IP設計品質控制流程（lint、CDC、Spyglass DFT、UPF等） 5. 執行RTL前端流程（SDC品質檢查、時脈約束檢查等）

1. Clock架構與RTL設計 2. SOC IOMUX架構與RTL設計 3. SoC Floorplan架構規劃 4. 旗艦智慧型手機晶片整合 5. 車用系統晶片整合

1. SoC平台記憶體(Memory)系統驗證 2. Memory驗證包含Pre-silicon與Post-silicon階段之功能測試、電性量測與系統穩定度驗證 3. Memory驗證工作與SoC設計、PHY設計、SI/PI團隊及軟體團隊密切合作，確保記憶體子系統於量產前達到最佳效能與穩定性

1. SoC 上的 MEMSYS 架構設計與 RTL 實現 2. SoC MEMSYS 平台設計（高速、高效率、低功耗、測試） 3. SoC MEMSYS IP 整合（前端 RTL 和設計約束整合、設計流程品質控制、實體時序分析、專案整合任務協調）

1. ARM CPU subsystem platform design & integration 2. CPU post-silicon issue resolving