交大專區

1. 參與CPU IP電路設計弱點之檢視與審查。 2. 開發 CPU IP 電路穩定度之測試項目，以排查/篩選出電路弱點。 3. 制定 CPU 電源完整性與電源量產品質方法

1. 優化數位 IC 設計 BE 流程與方法 2. 執行與管理數位 IC 設計 BE 相關任務 (2.a) Physical aware synthesis, DFT-SCAN, DFT-MBIST insertion (2.b) STA timing analysis 與 fixing (2.c) Netlist level QC，例如 CLP 3. 與 FE RTL designer 及 PD APR 團隊密切合作，針對 PPA（Performance, Power, Area）進行 design 及 clock structure 的優化 4. 將依應徵者的年資與專業經驗，提供不同的職級

1. 負責 Android 手機各類視頻場景（本地播放、串流媒體 YouTube/TikTok）的功耗量測，並建立和維護功耗數據。 2. 針對功耗異常或高耗電場景進行 root cause 分析，包含系統資源調度 (ex: CPU, GPU, DDR, Display pipeline) ，並能使用 perfetto, systrace 和 ftrace 等工具分析系統狀態。 3. 與 multimedia, display 及系統優化團隊合作，提出具體的功耗優化建議，並且不影響流暢度和畫質。 4. 自動化工具開發，提升測試效率。 5. 競品分析，針對市場主流旗艦機種進行視頻功耗對比與架構分析。

1. 研發 GNSS 基頻訊號處理算法，含 GPS、Galileo、BeiDou、GLONASS、NavIC、QZSS 和 SBAS。 2. 研發基頻硬體 C-model 和 RTL 設計驗證。 3. 研發 GNSS HW+SW receiver 於 DSP 嵌入式系統，含 SW 設計、算法實作和系統整合。

AI 處理器系統軟體工程師 負責 MediaTek AI 處理器系統軟體的開發，主要職責包括： 1. 開發與優化 AI 處理器的 Linux 核心驅動程式及韌體，以最大化系統效能。 2. 在早期開發階段設計 NPUSYS 架構並實現相關軟體。

1. 針對不同產品（智慧型手機/汽車/...）進行互連IP/Fabric IP/系統級快取IP/相關匯流排子系統設計 2. 與設計驗證團隊合作，確保功能性 3. 與效能驗證團隊合作，確保滿足效能要求（頻寬/延遲） 4. 執行IP設計品質控制流程（lint、CDC、Spyglass DFT、UPF等） 5. 執行RTL前端流程（SDC品質檢查、時脈約束檢查等）

我們正在招募一位熟悉生成式AI技術且擅長前端數位設計的工程師。本職缺專注於運用前沿商業或開源 LLM，於RTL設計、RTL優化、simulation testbench生成、formal testbench 生成等數位設計流程，開發提升設計自動化與效率之 AI 演算法。您將與RTL設計工程師、DV驗證工程師與AI專家合作，共同推動數位設計智能化。另外, 您也會研讀期刊,開發並評估效果, 並撰寫技術文件,專利或paper投稿.

職務說明: - 開發相機開放平台功能 for Android手機、AI 相機功能、監控系統和汽車載具應用的相機系統軟體。 - 設計和實施嵌入式相機系統軟體，以支持不同產品線的相機功能。 - 與跨職能團隊合作，整合AI相機功能，車用安全相機軟體，確保符合功能安全標準。 - 為各種硬體平台（包括CPU、GPU和記憶體子系統等SoC組件）優化相機性能。 - 解決與相機系統相關的複雜軟體問題，有助於提高整體產品品質和用戶體驗。 加入聯發科多媒體團隊 (MM)： 加入聯發科的相機軟體工程師後將開啟創新與現實應用相遇的旅程。在聯發科，您將成為重新定義多種設備上相機體驗的核心團隊的一份子。您的專業知識將有助於創建令人驚艷的用戶體驗，讓用戶以無與倫比的清晰度和智能捕捉生活時刻。作為相機軟體領域的先驅，您將參與融合尖端人工智慧和強大相機系統的具有挑戰性和令人興奮的項目，確保每張快照或影片都講述一個故事。您的工作將不僅推動相機技術的發展，同時讓全世界圖像互動技術有著重大的影響力。

- 針對下一代資料中心產品，推動並導入 SoC 層級的先進功耗優化技術；與 RTL、合成與布局團隊協作，完成低功耗功能的架構規劃與導入。 - 於各設計階段（RTL → 閘級 → 佈局後）進行功耗估算與分析，提出可執行的省電建議與改善方向。 - 與 Tier-1 客戶合作制定功耗規格，並提供下一代產品的功耗估算結果與技術說明。 - 支援樣品回片後的功耗量測比對（silicon correlation）與功耗相關問題除錯（sample back / bring-up）。

1. Work on AI development for design flow 2. Perform floorplan, clock planning, place and route, timing closure, ECO, IR signoff flow automation

加入 MediaTek「先進製程平台 DFT」團隊，你的工作直接影響 N4/N3/N2 及更先進世代 Cloud ASIC 的可靠度與良率。 - DFT 架構與插入：針對先進節點 SoC 及 chiplet/3D-IC 設計，定義並實作 Scan（full-scan、compressor）、MBIST、BSD/JTAG 架構；使用 Synopsys / Siemens (Tessent) EDA 工具執行端到端插入流程。 - ATPG 與 Advanced Fault Model：開發並優化 stuck-at、transition delay、cell-aware、path-delay 等 fault model 的 ATPG pattern；驅動 fault coverage closure 並交付 DRC-clean pattern。 - 模擬與驗證：透過 gate-level simulation（VCS/Xcelium）驗證 DFT 邏輯正確性；解決 DFT rule violation 與 coverage gap，確保 tapeout 品質。 - 後矽驗證與測試：主導 CP / FT / HTOL / HVS 各階段 DFT 工作，包含 test mode 驗證、scan chain 連通性測試、MBIST 執行與 repair 確認。 - Volume Diagnosis 與 Yield Ramp：運用 scan/MBIST diagnosis 資料分離系統性缺陷，與製程及 FA 團隊協作加速 yield learning 與技術成熟。 - RMA / DPPM 除錯：利用 DFT diagnosis 流程調查 field return，協助降低 DPPM 並防止 escape。 - 產業前沿：持續追蹤 Cloud ASIC chiplet 測試趨勢、ATE 技術進展與 EDA 新功能，主動將新觀念帶入團隊。 職務要求

1. 多媒體與新技術研究與分析 2. 獨立開發顯示影像處理相關演算法

影像編解碼器硬體架構設計與電路實現

1. Develop systematic algorithms to alleviate design challenges, including implementation, process what-if assessment, system performance evaluation, in advanced nodes or package 2. Closely work with foundry and EDA vendors to define innovative HPC, Chiplet design methodologies 3. Explore new EDA features and define improvement direction from MTK product requirements

1. Smart phone系統low speed (SPI/SPMI/I2C/I3C/…)和SerDes (CSI)驗証 2. 系統驗証方法研究與開發 3. 規畫驗証計畫 (test plan, test case) 4. 自動化測試環境開發

1. Familiar with HSIO spec (PCIE, USB, UFS, DP, ...etc) and system usage scenario 2. Familiar with Windows and Android OS 3. Experienced with PC south bridge design 4. Experienced with PC USB host chipset design

1. Support tier-1 AP customers and develop the EAP SDK. 2. Collaborate with leading global technology companies. 3. Perform issue resolution, system verification, and debugging. 4. Provide customer support and feature customization.

1. 顯示子系統設計(架構, RTL和整合) 2. 顯示模組IP設計 3. 顯示界面設計 (如. MIPI-DSI) 4. 低功耗顯示設計 5. 顯示系統優化 (PPA, ecosystem SOC/DDIC/LCM) 6. 顯示技術開發 (手機, 車用, 智能眼鏡等) 1. Familiar with IC Digital Design, RTL Coding and Integration Flow 2. Better to have Multimedia or Display Related Experience 3. Better to have Low Power Design Experience 4. Better to have Integration Experience 5. Better to have Display Eco-system Experience

1. Work on 2~4nm design implementation, methodology, and sign-off 2. Perform synthesis, DFT, floorplan, clock planning, place and route, timing closure, ECO, IR signoff, and physical verification 3. Manage schedule, resolve design and flow issues, drive methodologies and execution

1. 應用正規方法在硬體或軟體的驗證上 2. 正規方法文獻回顧與論文分析以改善目前的使用限制 3. 規劃安排跨部門的技術教學與討論課程 4. 相關的文件撰寫與審查修改 5. 此職缺之薪資起始水準為NT$29500~50000，但仍會視人選之學經歷背景調整核定。