交大專區

1.客戶RFI/RFP/RFQ需求分析&問題反饋 2.產品製造可行性分析 3.早期3D結構設計，並提出機構proposal 4.製作partlist及工藝說明 5.設計風險評估&成本分析 6.Prototype樣品試作、裝配及系統測試機構問題分析及解決 7.產品細部結構設計 8.與其他部門進行系統整合評估 9.開模檢討及試模狀況跟進，機構issue收集 10.協助工廠處理量產問題

1.新材料新製程開發 2.新產品試做及量產導入 3.品質問題解析 4.開發專案執行追蹤 5.開發報告彙整 6.上級交辦任務

1.負責測試段製程生產管理、人員管理、訓練與考核 2.測試生產任務達成 3.負責測試不良品及測試DOE對接 4.NPI任務執行及問題總結反饋與追蹤改善 5.安全生產

1.組裝設備架設與調試 2.設備驗證與維護保養 3.新設備驗證與導入 4.設備問題分析 5.設備buyoff

1. DC/DC電源規劃與開發 2. 問題除錯及提供解決對策 3. 認證導入2nd source 4. 品質問題的分析 5. 新技術的研究及導入

Data Center Switch設計開發 1. 資料中心交換機與DPU網路卡系統架構開發設計與硬體電子電路設計開發 2. 產品測試驗證計畫執行與客戶認證 3. 量產導入，處理產品良率分析與改善 4. 跨部門團隊（PM/製造/品保）協作，確保產品品質與開發交付時程 5. 協助客戶技術支援與問題排除 6. 支援海外生產線(越南)相關測試設備架設與優化及自動化導入

1.產品結構設計與模擬： 負責客戶產品的 3D/2D 結構設計，並運用 CAE/AI 工具進行結構強度與熱流模擬。 2.DFM 可製造性評估： 執行設計審查（DFM），識別設計潛在風險，提出優化方案以提升良率並降低成本。 3.NPI 技術問題解決： 主導新產品導入階段的工程驗證（EV/DV/PV），解決試產過程中的設計相關異常。

1. 設計支援多GPU/AI Server的 AC/DC、DC/DC電源架構。 2. 與AI Server/x86硬體、製造、品質部門協作，確保設計可製造性與量產穩定性。 3. 撰寫技術文件、專利，培訓新進工程師與內部團隊。

1. 規劃電子仿真團隊技術方向、年度目標與人力配置。 2. 建立 SI / PI / EMI / ESD / Power simulation 標準流程與驗證規範。 3. 審核重大專案仿真結果，判斷設計風險並提出改善策略。 4. 協調 EE、PCB Layout、Power、Thermal、Mechanical 與客戶端技術需求。 5. 推動仿真自動化、資料庫建置、專利佈局與團隊技術能力提升。

【核心目標】 扮演開發團隊的「加速器」專注於打造順暢、自動化的軟體交付流水線，開發與上線過程更快、更穩。 【重點職責】 ・CI／CD 建置:設計並維護Jenkins、GitLab CI等自動化部署流程。 ・品質把關:整合 SonarQube 與測試工具，確保程式碼交付品質。 ・指標量化:追蹤並提升部署頻率、交付週期等工程成熟度指標。 ・環境管理:透過IaC(基礎設施即代碼)管理多套環境的一致性。

職責要求 •Reference generation: bandgap, bias circuits, reference voltages/currents; high-accuracy, low-noise design techniques. •Low offset / low-noise voltage regulators (LDO) and stability/compensation networks; PSRR and transient response optimization. •Voltage and power monitoring circuits: droop detection, voltage detectors, PowerGood and POR generation, analog sensing, and housekeeping blocks. •Power-management components, linear and/or switching-adjacent blocks, charge pumps, as applicable to the SoC/PHY environment. •Design/support ADC/DAC blocks and associated analog support circuits (sampling, references, amplifiers/comparators, clocking). •Voltage and temperature sensor design and characterization. Bandgap and PTAT-based temperature sensing; process corner detection circuits. Sensor readout, digitization, and calibration techniques. •Own end-to-end block/IP delivery: architecture studies, specification, transistor-level design, simulation, post-layout sign-off, and silicon bring-up/characterization. •Build verification test benches; validate performance across PVT corners, mismatch/Monte Carlo (as applicable), and post-extraction parasitics. •Work closely with layout/mask designers: floorplanning guidance, layout reviews, and ensuring LVS/DRC clean implementation and parasitic awareness. •Meet quality and reliability requirements (e.g., EM/IR, aging/overstress); contribute to robust design methodology and sign-off checklists. •Support IP integration on to Testchip as well as post-silicon evaluation including correlation with simulation and root-cause analysis for first-silicon bring-up. 任職資格 •BS/MS in Electrical/Electronics Engineering (or related). •Typically 7-10+ years of relevant experience in analog/mixed-signal IC design. •Strong fundamentals in CMOS device operation, analog design, feedback/stability, noise/jitter, and deep-submicron effects. •Proficiency with industry-standard tools (typical): Cadence Virtuoso, Spectre/ADE or HSPICE; plus modeling/scripting (e.g., Verilog-A/SystemVerilog, Python) as needed by the domain. •Ability to communicate clearly, document design decisions, and drive results in a cross-functional environment. Preferred / Nice-to-Have Experience •Experience with any high-speed interface protocols is a plus (e.g., DDR/LPDDR, HBM, UCIe, MIPI, LVDS).

職責要求 •Design TX/RX, analog front-end, serializers/deserializers, high-speed level shifters, predrivers/drivers, and termination/impedance calibration blocks. •Equalization: Feed-Forward Equalization (FFE), DFE, CTLE and related adaptation/control loops. •Clocking support for links (e.g., CDR interactions, low-jitter clock generation/distribution as needed by PHY). •SI analysis and creation/validation of IBIS/IBIS-AMI models; channel characterization (insertion loss, return loss, crosstalk) and eye diagram margin assessment. •Own end-to-end block/IP delivery: architecture studies, specification, transistor-level design, simulation, post-layout sign-off, and silicon bring-up/characterization. •Build verification test benches; validate performance across PVT corners, mismatch/Monte Carlo (as applicable), and post-extraction parasitics. •Work closely with layout/mask designers: floorplanning guidance, layout reviews, and ensuring LVS/DRC clean implementation and parasitic awareness. •Support interface integration and sign-off: PPA optimization, reliability checks (e.g., EM/IR, aging/overstress), and timing closure collaboration. •Support IP integration on to Testchip as well as post-silicon evaluation including correlation with simulation and root-cause analysis for first-silicon bring-up. 任職資格 •BS/MS in Electrical/Electronics Engineering (or related). •Typically 7-10+ years of relevant experience in analog/mixed-signal IC design. •Strong fundamentals in CMOS device operation, analog design, feedback/stability, noise/jitter, and deep-submicron effects. •Proficiency with industry-standard tools (typical): Cadence Virtuoso, Spectre/ADE or HSPICE; plus modeling/scripting (e.g., Verilog-A/SystemVerilog, Python) as needed by the domain. •Ability to communicate clearly, document design decisions, and drive results in a cross-functional environment. Preferred / Nice-to-Have Experience •Experience with any high-speed interface protocols is a plus (e.g., DDR/LPDDR, HBM, UCIe, MIPI, LVDS).

1. 部門人力能力規劃 2. 整合軟韌體開發資源 3. 客戶軟韌體開發對接窗口

1. 穿戴式設備新產品導入階段硬體研發和測試驗證 2. 聲學模組組裝, 結構及性能驗證 3. 負責聲學模組失效分析與改善方案 4. 具備英文溝通能力以與客戶技術研討 5. 配合業務出差至美國協助客戶設計開發和測試驗證 6. 因業務需求可能要出差或常駐海外

工作內容： 根據UI/UX設計文件，負責車載資訊娛樂系統 IVI (In-Vehicle Infotainment)，在儀表板、中控、副駕螢幕等開發HMI (Human Machine Interface) 軟體。 工作內容包含： 1、利用各式 Android 工具與架構設計進行產品開發：Android Studio、Kotlin、MVVM 架構、Jetpack 元件（ViewModel、LiveData、Navigation 等） 2、與產品owner討論需求，與UI/UX設計師合作，釐清技術實作的邊界，合作開發良好使用體驗的App 3、開發單元測試與整合測試，確保軟體穩定性與可維護性 4、基於需求修改或開發Android framework模組 5、將軟體移植（porting）至實際硬體，處理效能、相容性與顯示問題 6、撰寫開發文件與技術筆記，定期舉辦 Deep Dive 分享 7、參與 Sprint、Daily Stand-up 等敏捷流程，跨部門溝通協作

1. 伺服器與機櫃PSU(Power shelf)規格選用,Power Proposal撰寫,必要時制定PSU規格 2. 與供應商,內部單位及客戶溝通PSU各項規格,確保符合系統需求 3. Power test plan撰寫,test report review 4. PSU相關問題排除分析,供應商bug tracking 5. 測試系統架設與問題排除

1.協助GNSS產品業務擴展 2.研發GNSS/SDR/5G/WIFI通訊平台及模組

1. 設計散熱模組製程與建立製程管控規格(IPQC) 2. 建立散熱模組BOM表與Flowchart 3. 建立異常排查流程與規劃製程驗證計畫與排程 *須長期出差

1.具備翻新改造設備的工程能力及工作標準化能力 2.具備設備翻新改造團隊（50人-100人）的管理能力 3.設備管理作業規範制定及維護 4.生產設備安全管理 5.生產設備故障維修及年度保養，確保設備正常運行 6.生產設備維修備品管理 7.生產設備移位安裝調試 8.生產設備精度檢測及校正 9.對設備操作員進行設備日常點檢保養培訓 10協助生產單位對生產設備進行功能或結構的優化

1. 電子開發，設計評價及驗證 2. 開發階段問題解析 3. PLP導入 4. 硬設設計,LAYOUT及測試規劃