交大專區

我們不只是在找員工，是在培養精密製造的核心人才。透過一年的「全薪實戰培訓」，從基礎知識逐步往產業實務紮根，並由資深前輩帶領，跨越從校園到產業最難的技術門檻。 【四階段培訓計畫】從新手到專家的成長曲線： 1. 基礎建構：CNC基礎原理介紹、圖面判讀、G/M Code實作、MasterCam軟體操作 2. 技術深化：加工條件設定、首件驗證流程、固定件處理、穩定度提升（降低出錯率） 3. 實戰應用：品質管制整合、問題排除能力、開發件處理 4. 獨立任務：獨立負責開發件專案、製程效率改善提案、正式職位評核 【工作職責】 1. 編寫 2D/3D 銑床加工路徑程式。 2. 規劃加工順序、選擇最適刀具與切削參數（轉速/進給速度）。 3. 設計生產夾治具方案，解決加工異常並優化生產效率。 4. 其他主管交辦事項。 【薪資待遇】 起用薪資（培訓期全薪）：$44,000+ 結訓正職起薪：$50,000+ 註: 薪資包含全勤獎金

1. 系統硬體規劃及整合設計 2. 撰寫及執行相關 test plan 3. 解決產品開發、認證到量產相關問題 4. 量產產品的維護 ＊彈性工作時間，薪優福利佳，並備有新店/中和線交通車＊

1. RISC 主機板電路設計 2. 產品訊號量測與功能驗証 3. 問題的分析及除錯 4. RFQ 評估 5. 產品維護 ＊彈性工作時間，薪優福利佳，並備有新店/中和線交通車＊

1. 區域網路與廣域網路的維運管理，與執行網路相關專案 2.Switch、Router、Wireless相關管理與故障排除 3.防火牆、IPS等相關網路安全方案的管理與權限維護

1. 主導營運模組從零到一建置，設計系統架構，並建立可擴展的系統驗證團隊營運框架、工具與儀表板 2. 跨部門溝通樞紐，管理利害關係人期望並確保各部門目標一致 3. 推動流程優化與自動化專案，提升系統驗證團隊營運效率並降低人工作業負擔 4. 提供策略洞察與數據驅動的建議，以系統驗證團隊營運指標與分析支援管理層決策

1. 軟硬體協同設計：參與早期規格或硬體系統定義，從軟體觀點提供優化建議。 2. 關鍵技術解決：編寫核心原型代碼，解決效能瓶頸等複雜系統級別問題。 3. 技術指導：提升團隊架構思維與技術實力。

Role and Responsibilities • Responsible for GPU cluster uArch specification, PPA (power, performance and area) optimization for industry-leading GPU hardware IP • Collaborate with Arch/Model/SW team, develop cluster level HW specification that meets feature functionality and PPA metrics • Collaborate with Arch/SW/Design team to identify and solve performance bottlenecks, power/area inefficiency issues • Guide IP design process all the way from RTL coding, verification to tape out and post-silicon debug • Proficiently use AI agent and tools to improve RTL coding, function debug and PPA analysis productivity • Execute & deliver to meet milestones/schedules. • Analyze and debug code pre-silicon and post-silicon issues. • Analyze and influence future GPU architectures. • Construct reliable & trustable relationships across teams internally & externally. • Delivering best in class GPU IP for mobile, automotive, laptop and ASIC applications

1. 負責SOC內 bus 數位系統的 SystemC 平台建模與模擬，包括功能建模與性能分析。 2. 根據系統規格，建立可重複使用且具延展性的 SystemC 模型，支援系統架構規劃與驗證。 3. 參與 SoC（System-on-Chip）/IP 之行為層及高層次抽象（TLM, Transaction-Level Modeling）模型設計與驗證。 4. 與硬體、軟體和驗證團隊協同合作，協助流程整合、聯調與問題分析。 5. 撰寫技術文件與模型說明，支援團隊設計、驗證及客戶應用。

1 Develop the Timing/IR signoff criterion for leading process node and 3DIC. 2 Maintain the Timing/IR signoff criterion ,provide issue solving and consultant for projects on abnormal/unfixable timing/IR violation 3 Develop new Timing/IR signoff methodology to be applied during chip synthesis/APR/STA/IR . 4 SPICE correlation for new timing/IR signoff criterion 5 Regression test for every signoff methodology by STA violation/slack analysis, IR results 6 Post-silicon data analysis for silicon-proven timing/IR signoff criterion

負責先進製程產品良率改善,應徵者必須有超過3年以上先進製程開發相關經驗.擁有資料中心晶片良率改善或是高速運算中心晶片良率改善經驗優先考慮

在手機SoC平台上分析及優化遊戲性能，具備以下相關工作經驗尤佳： 1. 嵌入式系統的效能、功耗或Thermal溫控分析優化 2. 手機遊戲性能功耗優化或遊戲引擎技術開發優化 主要工作內容： • 從遊戲行為分析遊戲性能瓶頸及功耗組成，並透過優化平台軟體調控技術，達到提升Mediatek平台的遊戲體驗的目標 • 與遊戲工作室合作，透過遊戲行為分析，建議工作室遊戲體驗優化方法 • 透過軟體調教，協助Mediatek及客戶達成遊戲性能功耗的產品目標

在手機SoC平台上，帶領同仁分析及優化遊戲效能，開發優化技術，達到專案目標。 主要工作內容： • 帶領同仁，從遊戲行為分析遊戲性能瓶頸及功耗組成，並透過優化平台軟體調控技術，達到提升Mediatek平台的遊戲體驗的目標 • 帶領同仁，與遊戲工作室合作，透過遊戲行為分析，建議工作室遊戲體驗優化方法 • 帶領同仁，透過軟體調教，達成 Mediatek 及客戶專案遊戲性能功耗的產品目標 具備以下相關工作經驗尤佳： 1. 嵌入式系統的效能、功耗或Thermal溫控分析優化 2. 手機遊戲性能功耗優化或遊戲引擎技術開發優化

負責電腦視覺演算法開發，包括影像處理、深度學習、機器學習以及影像識別。 這些技術將應用於相機相關產品，涵蓋多個產品線 (如：ISP, Auto Exposure, Auto Focus, Auto White Balance, HDR image processing, AI-ISP)。

我們正在尋找一位技術精湛的相機ISP演算法開發工程師加入我們的團隊， 理想的候選人將負責設計、開發和優化相機系統的影像信號處理（ISP）演算法， 主要職責包括開發演算法提升影像質量、減少噪聲和改善色彩準確性。 候選人應具備影像處理、電腦視覺的強大背景，並熟練掌握C/C++和Python等編程語言， 具有相機硬體和實時處理經驗者優先。 加入我們，一起創新，推動相機技術的極限！

1. 資料中心AI晶片架構設計與RTL實作 2. 資料中心SoC與AI運算平台設計與驗證 3. 系統匯流排與AI週邊設計 4. SoC系統效能分析

1. 優化數位 IC 設計流程與方法 (使用 AI) 2. 執行與管理數位 IC 設計 EDA 相關任務 (2.a) Physical aware synthesis, DFT-SCAN, DFT-MBIST insertion (2.b) STA timing analysis 與 fixing (2.c) Netlist level QC，例如 CLP 3. 使用 AI 或 EDA 工具針對 PPA（Performance, Power, Area）進行優化 4. 將依應徵者的年資與專業經驗，提供不同的職級

1. 開發多模式 NR / 6G / NTN DSP 韌體： 包含狀態機（State Machine）、通道排程（Channel Scheduling）及數據機控制（Modem Control）韌體設計。 2. 在嵌入式系統中實作 OFDM 通訊訊號處理與理論。 3. 將數位通訊演算法移植或開發於專用指令集處理器（ASIP）或數位訊號處理器（DSP）架構之上。

們正在尋找主動積極的「車用產品工程師」，負責監督晶圓製造流程、推動良率提升並解決生產與品質異常。您將與晶圓代工廠及內部跨部門團隊緊密合作，確保我們的車用 IC 產品符合嚴格的「零缺陷 (Zero Defect)」可靠度標準，並遵守相關車規法令規範。

1. 設計、開發和維護安全啟動（Secure Boot）系統和引導加載程序（Bootloader）。 2. 實施和優化安全措施，包括密鑰管理、數字簽名和加密技術。 3. 與硬體工程師緊密合作，以確保驅動程式與硬體設計的兼容性。 4. 整合應用端的技術要求，與應用開發團隊合作，確保 secure IP 驅動程式的順利整合。 5. 進行安全漏洞分析，並提出相應的緩解策略。

We are looking for candidates that can communicate complex engineering subjects effectively to cross functioning technical teams and upper management. Strong DFT and testing skills will be put to good use. Successful handling with many external teams from pre-silicon phase cross to post-silicon on advance silicon and assembly process. Key Responsibilities • Drive DFT Excellence: Define DFT architecture specifications that enhance ATE and production test environments, optimize test costs, and improve quality across future MTK ASIC product portfolios. • Product test planning capability: Manage comprehensive post-silicon flow optimization, and test deployment for new product launches • Manufacturing Integration: Serve as a key contributor within MTK’s Global Quality and Operations organization to deliver optimal manufacturing test solutions from early product conception through post-silicon validation • Design Collaboration & Quality Assurance: Partner closely with design teams to ensure accurate implementation of DFT structures and compliance with specifications.